| 1 |
1
반도체층;상기 반도체층 내의 채널 영역 상에 제공되는 게이트 전극; 및상기 채널 영역과 인접하도록 상기 반도체층의 일면 상에 제공되되, 상기 게이트 전극과 평면적으로 중첩되는 채널 조절부를 포함하되,상기 채널 조절부는 상기 채널 영역에 공핍층을 형성하는 전계효과 트랜지스터
|
| 2 |
2
제 1 항에 있어서,상기 게이트 전극에 전압이 인가되는 경우,상기 공핍층의 일부가 제거되어 상기 채널 영역 내에 채널이 형성되는 전계효과 트랜지스터
|
| 3 |
3
제 1 항에 있어서,상기 공핍층은 상기 채널 조절부로부터 방출되는 베타선에 의해 형성되는 전계효과 트랜지스터
|
| 4 |
4
제 1 항에 있어서,상기 채널 조절부는 상기 게이트 전극 내에 매립되어 상기 게이트 전극에 의해 둘러싸이는 전계효과 트랜지스터
|
| 5 |
5
제 4 항에 있어서,상기 채널 조절부와 상기 게이트 전극 사이에 개재되어, 상기 채널 조절부와 상기 게이트 전극을 전기적으로 절연시키는 조절부 절연막을 더 포함하는 전계효과 트랜지스터
|
| 6 |
6
제 1 항에 있어서,상기 채널 조절부는 반도체층의 하면 상에 제공되는 기판 내에 상기 채널 영역과 중첩되도록 배치되는 전계효과 트랜지스터
|
| 7 |
7
제 1 항에 있어서,상기 채널 조절부와 상기 게이트 전극은 상기 채널 영역 상에 순차적으로 적층되는 전계효과 트랜지스터
|
| 8 |
8
제 1 항에 있어서,상기 채널 조절부는 니켈 동위원소(Ni-63), 삼중수소(H-3), 프로메튬 동위원소(Pm-147) 또는 스트론튬 동위원소(Sr-90)를 포함하는 전계효과 트랜지스터
|
| 9 |
9
제 1 항에 있어서,상기 반도체층 상에 제공되고, 상기 게이트 전극을 사이에 두고 이격되어 배치되는 소스 전극 및 드레인 전극을 더 포함하는 전계효과 트랜지스터
|
| 10 |
10
제 1 항에 있어서,상기 반도체층은 순차적으로 적층되는 질화 갈륨(GaN) 층 및 질화 알루미늄 갈륨(AlGaN) 층을 포함하는 전계효과 트랜지스터
|
| 11 |
11
반도체층;상기 반도체층의 상면 상에 서로 이격되어 배치되는 소스 전극 및 드레인 전극;상기 반도체층의 상면 상에서 상기 소스 전극과 상기 드레인 전극 사이에 배치되는 게이트 전극; 및상기 게이트 전극 내에 매립되는 채널 조절부를 포함하되,상기 채널 조절부는 상기 반도체층으로 베타 입자를 방출하는 전계효과 트랜지스터
|
| 12 |
12
제 11 항에 있어서,상기 베타 입자에 의해 상기 반도체층 내의 채널 영역에 형성되는 공핍층을 더 포함하는 전계효과 트랜지스터
|
| 13 |
13
제 12 항에 있어서,상기 게이트 전극에 인가되는 양 전압에 의해 상기 공핍층의 일부가 제거되고,반도체층의 채널 영역에 채널이 형성되는 전계효과 트랜지스터
|
| 14 |
14
제 11 항에 있어서,상기 채널 조절부와 상기 게이트 전극 사이에 개재되어, 상기 채널 조절부와 상기 게이트 전극을 전기적으로 절연시키는 조절부 절연막을 더 포함하는 전계효과 트랜지스터
|
| 15 |
15
제 11 항에 있어서,상기 채널 조절부는 니켈 동위원소(Ni-63), 삼중수소(H-3), 프로메튬 동위원소(Pm-147) 또는 스트론튬 동위원소(Sr-90)를 포함하는 전계효과 트랜지스터
|
| 16 |
16
제 11 항에 있어서,상기 반도체층은 순차적으로 적층되는 질화 갈륨(GaN) 층 및 질화 알루미늄 갈륨(AlGaN) 층을 포함하는 전계효과 트랜지스터
|
