| 1 |
1
내부 클럭을 지연하여 클럭들을 생성하는 메인 지연 회로; 및상기 내부 클럭과 상기 클럭들 각각을 지연하여 원하는 초기 지연에 의한 위상 차이를 가지는 위상 클럭들을 생성하는 서브 지연 라인들;을 포함하고,상기 위상 클럭들 간의 상기 위상 차이는 상기 서브 지연 라인들의 지연 값에 따라 조절되는 지연 고정 루프
|
| 2 |
2
제 1 항에 있어서,상기 초기 지연에 의한 상기 위상 차이는 상기 서브 지연 라인들의 지연 값을 조절하여 상기 내부 클럭의 한 주기를 상기 위상 클럭들의 개수로 나눈 값보다 작도록 설정되는 지연 고정 루프
|
| 3 |
3
제 1 항에 있어서,상기 서브 지연 라인들의 상기 지연 값은 상기 초기 지연의 목표 치에 따라 조절되는 지연 고정 루프
|
| 4 |
4
제 1 항에 있어서, 상기 서브 지연 라인들은 상기 위상 클럭들의 순서로 더 큰 지연 값을 가지는 지연 고정 루프
|
| 5 |
5
제 1 항에 있어서, 상기 메인 지연 회로는 직렬 연결된 단위 지연 라인들을 포함하고,상기 단위 지연 라인들은 동일한 지연 값을 가지며,상기 단위 지연 라인들 각각은 코스 지연 라인(coarse delay line)과 파인 지연 라인(fine delay line)을 포함하는 지연 고정 루프
|
| 6 |
6
제 5 항에 있어서,상기 서브 지연 라인들은 상기 위상 클럭들의 순서로 상기 코스 지연 라인의 초기 지연 값의 N배에서 일정 값만큼 감소하는 지연 값을 가지는 지연 고정 루프
|
| 7 |
7
제 1 항에 있어서,상기 서브 지연 라인들의 지연 값은 반도체 장치의 속도나 저전력 동작을 정의하는 모드에 따라 설정되는 지연 고정 루프
|
| 8 |
8
제 7 항에 있어서,상기 서브 지연 라인들은 고속 모드에서 상기 위상 클럭들의 순서로 일정 값만큼 순차적으로 감소하는 지연 값을 가지도록 설정되는 지연 고정 루프
|
| 9 |
9
제 7 항에 있어서,상기 서브 지연 라인들은 저속 모드에서 상기 위상 클럭들의 순서로 일정 값만큼 순차적으로 증가하는 지연 값을 가지도록 설정되는 지연 고정 루프
|
| 10 |
10
제 7 항에 있어서,상기 서브 지연 라인들은 저전력 동작 모드에서 최소 지연 값을 가지도록 설정되는 지연 고정 루프
|
| 11 |
11
내부 클럭을 지연하여 제1 내지 제4 클럭들을 생성하는 메인 지연 회로; 및상기 내부 클럭과 상기 제1 내지 제3 클럭들 각각을 제1 내지 제4 지연 값들로 지연시켜 원하는 초기 지연에 의한 위상 차이를 가지는 제1 내지 제4 위상 클럭들을 생성하는 서브 지연 회로;를 포함하고,상기 제1 내지 제4 지연 값들은 상기 초기 지연에 의한 상기 위상 차이를 조절하는데 이용되는 지연 고정 루프
|
| 12 |
12
제 11 항에 있어서, 상기 서브 지연 회로는, 상기 내부 클럭을 상기 제1 지연 값으로 지연하여 상기 제1 위상 클럭을 생성하는 제1 서브 지연 라인;상기 제1 클럭을 상기 제2 지연 값으로 지연하여 상기 제2 위상 클럭을 생성하는 제2 서브 지연 라인;상기 제2 클럭을 상기 제3 지연 값으로 지연하여 상기 제3 위상 클럭을 생성하는 제3 서브 지연 라인; 및상기 제3 클럭을 상기 제4 지연 값으로 지연하여 상기 제4 위상 클럭을 생성하는 제4 서브 지연 라인;을 포함하는 지연 고정 루프
|
| 13 |
13
제 11 항에 있어서, 상기 제1 내지 제4 지연 값들은 상기 제1 내지 제4 위상 클럭들의 순서로 더 큰 지연 값을 가지는 지연 고정 루프
|
| 14 |
14
제 11 항에 있어서,상기 초기 지연에 의한 상기 위상 차이는 상기 서브 지연 라인들의 상기 지연 값들을 조절하여 상기 내부 클럭의 한 주기를 상기 제1 내지 제4 위상 클럭들의 개수로 나눈 값보다 작도록 설정되는 지연 고정 루프
|
| 15 |
15
제 11 항에 있어서, 상기 메인 지연 회로는 직렬 연결된 제1 내지 제4 단위 지연 라인들을 포함하고,상기 제1 내지 제4 단위 지연 라인들은 동일한 지연 값을 가지며,상기 제1 내지 제4 단위 지연 라인들 각각은 코스 지연 라인과 파인 지연 라인을 포함하는 지연 고정 루프
|
| 16 |
16
제 15 항에 있어서,상기 제1 내지 제4 서브 지연 라인들의 지연 값은 상기 제1 내지 제4 위상 클럭들의 순서로 상기 코스 지연 라인의 초기 지연 값의 N배에서 일정 값만큼 감소하도록 설정되는 지연 고정 루프
|
| 17 |
17
제 11 항에 있어서,상기 제1 내지 제4 서브 지연 라인들은 반도체 장치의 속도나 저전력 동작을 정의하는 모드에 따라 상기 지연 값들이 설정되는 지연 고정 루프
|
| 18 |
18
제 17 항에 있어서,상기 제1 내지 제4 서브 지연 라인들은 고속 모드에서 상기 제1 내지 제4 위상 클럭들의 순서로 일정 값만큼 순차적으로 감소하는 지연 값을 가지도록 설정되는 지연 고정 루프
|
| 19 |
19
제 17 항에 있어서,상기 제1 내지 제4 서브 지연 라인들은 저속 모드에서 상기 제1 내지 제4 위상 클럭들의 순서로 일정 값만큼 순차적으로 증가하는 지연 값을 가지도록 설정되는 지연 고정 루프
|
| 20 |
20
제 17 항에 있어서,상기 제1 내지 제4 서브 지연 라인들은 저전력 동작 모드에서 최소 지연 값을 가지도록 설정되는 지연 고정 루프
|
