| 1 |
1
전력 분배기 회로 장치에 있어서, 일단이 상기 입력단에 연결되는 입력 캐패시터; 일단이 상기 입력 캐패시터의 타단에 연결되고 타단은 접지되는 션트 인덕터;일단이 상기 입력 캐패시터의 타단에 연결되고 타단이 출력단에 연결되는 복수의 병렬로 연결된 캐패시터를 포함하는 캐패시터부; 및 상기 출력단에 연결되는 적어도 하나의 저항을 포함하는 출력 저항부;를 포함하는 전력 분배기 회로 장치
|
| 2 |
2
제1항에 있어서, 상기 출력단이 제1 출력단 및 제2 출력단을 포함할 때, 상기 캐패시터부는 일단이 상기 입력 캐패시터의 타단에 연결되고 타단이 상기 제1 출력단에 연결되는 제1 캐패시터; 및 일단이 상기 입력 캐패시터의 타단에 연결되고 타단이 상기 제2 출력단에 연결되는 제2 캐패시터;를 포함하며, 상기 저항부는 일단이 상기 제1 출력단에 연결되고 타단은 상기 제2 출력단에 연결되는 저항;을 포함하는 것을 특징으로 하는 전력 분배기 회로 장치
|
| 3 |
3
제1항에 있어서, 상기 출력단이 제1 출력단 및 제2 출력단을 포함할 때, 상기 캐패시터부는 일단이 상기 입력 캐패시터의 타단에 연결되는 제1 강유전체 캐패시터; 일단이 상기 제1 강유전체 캐패시터의 타단에 연결되고 타단이 상기 제1 출력단에 연결되는 제2 강유전체 캐패시터; 일단이 상기 입력 캐패시터의 타단에 연결되는 제3 강유전체 캐패시터; 및 일단이 상기 제3 강유전체 캐패시터의 타단에 연결되고 타단이 상기 제2 출력단에 연결되는 제4 강유전체 캐패시터;를 포함하며, 상기 저항부는 일단이 상기 제1 출력단에 연결되고 타단은 상기 제2 출력단에 연결되는 저항;을 포함하는 것을 특징으로 하는 전력 분배기 회로 장치
|
| 4 |
4
제3항에 있어서, 상기 제2 강유전체 캐패시터의 일단과 상기 제4 강유전체 캐패시터의 일단에 바이어스 전압을 인가하는 바이어스 소스;를 더 포함하는 것을 특징으로 하는 전력 분배기 회로 장치
|
| 5 |
5
제1항에 있어서, 상기 출력단이 제1 출력단, 제2 출력단 및 제3 출력단을 포함할 때, 상기 캐패시터부는일단이 상기 입력 캐패시터의 타단에 연결되고 타단이 상기 제1 출력단에 연결되는 제1 캐패시터; 및일단이 상기 입력 캐패시터의 타단에 연결되고 타단이 상기 제2 출력단에 연결되는 제2 캐패시터;를 포함하며,일단이 상기 입력 캐패시터의 타단에 연결되고 타단이 상기 제3 출력단에 연결되는 제3 캐패시터;를 포함하며,상기 저항부는 일단이 상기 제1 출력단에 연결되는 제1 저항; 일단이 상기 제2 출력단에 연결되는 제2 저항; 및 일단이 상기 제3 출력단에 연결되는 제3 저항;을 포함하되, 상기 제1 저항, 제2 저항 및 제3 저항 모두의 타단은 상호 간에 연결되는 것을 특징으로 하는 전력 분배기 회로 장치
|
| 6 |
6
제5항에 있어서, 상기 저항부와 출력단 사이에 형성되는 위상천이부;를 더 포함하는 것을 특징으로 하는 전력 분배기 회로 장치
|
| 7 |
7
제6항에 있어서, 상기 위상천이부는 일단이 상기 제2 저항의 일단에 연결되고 타단이 제2 출력단에 연결되는 제1 인덕터와, 일단이 상기 제2 저항의 일단에 연결되고 타단이 접지되는 제1 위상 캐패시터와, 일단이 상기 제2 출력단에 연결되고 타단이 접지되는 제2 위상 캐패시터를 포함하는 제1 위상천이기; 및 일단이 상기 제3 저항의 일단에 연결되고 타단이 제3 출력단에 연결되는 제2 인덕터와, 일단이 상기 제3 저항의 일단에 연결되고 타단이 접지되는 제3 위상 캐패시터와, 일단이 상기 제3 출력단에 연결되고 타단이 접지되는 제4 위상 캐패시터를 포함하는 제2 위상천이기;를 포함하는 것을 특징으로 하는 전력 분배기 회로 장치
|
| 8 |
8
제1항에 있어서, 상기 전력 분배기 회로 장치가 반도체 공정으로 형성될 때, 상기 션트 인덕터는 인덕터 패턴 없이 본드 와이어로 형성되는 것을 특징으로 하는 전력 분배기 회로 장치
|
| 9 |
9
제8항에 있어서, 상기 본드 와이어는 설계 목적에 따라 길이를 변경하여 형성하는 것을 특징으로 하는 전력 분배기 회로 장치
|
