1 |
1
제1 반도체 층;상기 제1 반도체 층의 상의 제2 반도체 층, 상기 제2 반도체 층은 상기 제1 반도체 층의 상면의 일부를 노출하는 개구부들을 포함하고;상기 개구부들 각각의 내에서 상기 제1 반도체 층의 상면과 전기적으로 연결된 제1 검출 전극들; 및상기 개구부들의 사이의 상기 제2 반도체 층의 상면과 전기적으로 연결된 제2 검출 전극들을 포함하되,상기 제1 검출 전극들은 서로 이격된 제1 전극 패턴 및 제2 전극 패턴을 포함하고,상기 제2 검출 전극들은 서로 이격된 제3 전극 패턴 및 제4 전극 패턴을 포함하는 광 검출기
|
2 |
2
제1 항에 있어서,상기 제1 전극 패턴 및 상기 제2 전극 패턴은 상기 제1 반도체 층과 쇼트키 접합되고, 상기 제3 전극 패턴 및 상기 제4 전극 패턴은 상기 제2 반도체 층과 쇼트키 접합되는 광 검출기
|
3 |
3
제1 항에 있어서,상기 제2 반도체 층은 상기 제1 반도체 층에 비해 적외선에 대한 높은 흡수 계수(absorption coefficient)를 갖는 광 검출기
|
4 |
4
제1 항에 있어서,상기 제1 반도체 층은 실리콘(Si)을 포함하고, 상기 제2 반도체 층은 게르마늄(Ge)을 포함하는 광 검출기
|
5 |
5
제1항에 있어서,상기 제1 반도체 층의 상면 상에서 상기 제1 검출 전극들을 덮는 제1 반사방지 패턴; 및상기 제2 반도체 층의 상면 상에서 상기 제2 검출 전극들을 덮는 제2 반사방지 패턴을 더 포함하는 광 검출기
|
6 |
6
제1 항에 있어서,상기 제1 반도체 층 상의 제1 반사방지 패턴; 및상기 제2 반도체 층 상의 제2 반사방지 패턴을 더 포함하되,상기 제1 반사방지 패턴의 상면은 상기 제2 반사방지 패턴의 상면에 비해 낮은 레벨에 위치하는 광 검출기
|
7 |
7
제1 항에 있어서,상기 제2 반도체 층 상에 배치되어, 상기 제1 반도체 층의 상면의 일부 및 상기 제2 반도체 층의 상면의 일부를 노출하는 절연층을 더 포함하되,상기 제1 검출 전극들은 상기 절연층 상의 제1 패드 및 상기 제1 패드로부터 상기 제1 반도체 층의 상면상으로 연장된 제1 핑거를 포함하고, 상기 제2 검출 전극들은 상기 절연층 상의 제2 패드 및 상기 제2 패드로부터 상기 제1 반도체 층의 상면 상으로 연장된 제2 핑거를 포함하는 광 검출기
|
8 |
8
제7 항에 있어서,상기 제2 패드 및 상기 절연층 사이의 제1 반사방지 패턴을 더 포함하는 광 검출기
|
9 |
9
제7 항에 있어서,상기 제1 패드의 상면은 상기 제2 패드의 상면에 비해 낮은 레벨에 위치하는 광 검출기
|
10 |
10
제1 검출영역들을 포함하는 제1 반도체 층;상기 제1 반도체 층 상에 배치되어 상기 제1 검출영역들을 노출하는 제2 반도체 층, 상기 제2 반도체 층은 상기 제1 반도체 층과 제1 방향을 따라 교대로 배치된 제2 검출영역들을 포함하고;상기 제1 검출영역과 쇼트키 접합된 제1 검출 전극들;상기 제2 검출영역과 쇼트키 접합된 제2 검출 전극들; 및상기 제1 검출 전극들 및 상기 제2 검출 전극들을 덮는 반사방지 층을 포함하는 광 검출기
|
11 |
11
제10 항에 있어서,상기 제2 반도체 층은 게르마늄(Ge) 에피택시얼층을 포함하는 광 검출기
|
12 |
12
제10 항에 있어서,상기 반사방지 층은 상기 제1 검출 전극들을 덮는 제1 반사방지 패턴 및 상기 제2 검출 전극을 덮는 제2 반사방지 패턴을 포함하고,상기 제1 반사방지 패턴의 상면은 상기 제2 반사방지 패턴의 상면에 비해 낮은 레벨에 위치하는 광 검출기
|
13 |
13
제10 항에 있어서,상기 제1 검출 전극을은 상기 반사방지 층에 의해 노출된 제1 패드 및 제2 패드를 포함하고,상기 제2 검출 전극들은 상기 반사방지 층에 의해 노출된 제3 패드 및 제4 패드들 포함하는 광 검출기
|
14 |
14
제1 반도체 층 및 제1 반도체 층 상의 제2 반도체 층을 포함하는 기판을 준비하는 것;상기 제2 반도체 층의 일부를 제거하여 상기 제1 반도체 층의 상면의 일부를 노출하는 개구부들을 형성하는 것;상기 개구부들에 의해 노출된 상기 제1 반도체 층의 상면 상에 제1 전극 패턴들을 형성하는 것;상기 개구부들 사이의 제2 반도체 층 상에 제2 전극 패턴들을 형성하는 것;상기 제1 전극 패턴들을 덮는 제1 반사방지 패턴을 형성하는 것; 및상기 제2 전극 패턴들을 덮는 제2 반사방지 패턴을 형성하는 것을 포함하는 광 검출기의 제조 방법
|
15 |
15
제14 항에 있어서,상기 기판을 준비하는 것은 상기 제1 반도체 층 상에 상기 제2 반도체 층을 에피택시얼 성장시키는 것을 포함하되, 상기 제2 반도체 층은 게르마늄(Ge)을 포함하는 광 검출기의 제조 방법
|
16 |
16
제14 항에 있어서,상기 제2 반도체 층 상에 상기 제1 반도체 층의 상면의 일부 및 상기 제2 반도체 층의 상면의 일부를 노출하는 절연층을 형성하는 것을 더 포함하되,상기 제1 전극 패턴의 적어도 일부 및 상기 제2 전극 패턴의 적어도 일부는 상기 절연층 상에 형성되는 광 검출기의 제조방법
|
17 |
17
제14 항에 있어서,상기 제1 반사방지 패턴을 형성하는 것은,상기 제1 전극 패턴들 및 상기 제2 전극 패턴들을 덮는 저반사막을 형성하는 것 및 상기 제2 전극 패턴들을 덮는 저반사막의 적어도 일부를 제거하는 것을 포함하는 광 검출기의 제조 방법
|
18 |
18
제14 항에 있어서,상기 제2 반사방지 패턴들을 형성하는 것은,상기 제1 반사방지 패턴 상에 저반사막을 형성하는 것 및 상기 제1 전극 패턴과 수직적으로 중첩된 상기 저반사막의 적어도 일부를 제거하는 것을 포함하는 광 검출기의 제조 방법
|