맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

반도체 소자 제조방법

  • 기술번호 : KST2021001175
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 반도체 소자 제조방법에 관한 것으로, 보다 상세하게는 기판의 제1 면 상에 식각 정지 패턴을 형성하는 단계; 상기 제1 면에 대향하는 상기 기판의 제2 면 상에 식각 공정을 수행하여, 상기 기판을 관통하여 상기 식각 정지 패턴을 노출하는 비아 홀을 형성하는 단계; 상기 비아 홀의 적어도 일부를 채우는 금속층을 형성하는 단계; 상기 기판의 상기 제1 면 상에 이온 주입 공정을 수행하여, 이온 주입된 영역을 형성하는 단계; 상기 이온 주입된 영역 및 상기 식각 정지 패턴 상에 오믹 전극을 형성하는 단계; 상기 기판의 상기 제1 면 상에 유전막을 형성하는 단계; 및 상기 유전막 상에 게이트 전극 및 상기 오믹 전극 상에 소스/드레인 전극을 형성하는 단계를 포함하는 반도체 소자 제조방법에 관한 것이다.
Int. CL H01L 21/768 (2006.01.01) H01L 29/45 (2006.01.01) H01L 21/265 (2006.01.01) H01L 21/027 (2006.01.01) H01L 21/8234 (2006.01.01)
CPC H01L 21/76829(2013.01) H01L 29/45(2013.01) H01L 21/265(2013.01) H01L 21/027(2013.01) H01L 21/76877(2013.01) H01L 21/76859(2013.01) H01L 21/823418(2013.01) H01L 21/823437(2013.01) H01L 2924/01031(2013.01)
출원번호/일자 1020190103818 (2019.08.23)
출원인 한국전자통신연구원
등록번호/일자
공개번호/일자 10-2021-0024380 (2021.03.05) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 공개
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 N
심사청구항수 1

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 조규준 대전광역시 유성구
2 문재경 대전광역시 유성구
3 장우진 대전시 서구
4 정현욱 대전광역시 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인 고려 대한민국 서울특별시 강남구 테헤란로 *길 ** *층(역삼동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2019.08.23 수리 (Accepted) 1-1-2019-0869465-68
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
기판의 제1 면 상에 식각 정지 패턴을 형성하는 단계;상기 제1 면에 대향하는 상기 기판의 제2 면 상에 식각 공정을 수행하여, 상기 기판을 관통하여 상기 식각 정지 패턴을 노출하는 비아 홀을 형성하는 단계;상기 비아 홀의 적어도 일부를 채우는 금속층을 형성하는 단계;상기 기판의 상기 제1 면 상에 이온 주입 공정을 수행하여, 이온 주입된 영역을 형성하는 단계;상기 이온 주입된 영역 및 상기 식각 정지 패턴 상에 오믹 전극을 형성하는 단계;상기 기판의 상기 제1 면 상에 유전막을 형성하는 단계; 및상기 유전막 상에 게이트 전극 및 상기 오믹 전극 상에 소스/드레인 전극을 형성하는 단계를 포함하는 반도체 소자 제조방법
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 산업통상자원부 (주)유제이엘 전략적핵심소재기술개발사업 저결함(1x104cm-2)특성의 고품위 Ga2O3 에피소재 및 1KV 이상의 항복전압을 가지는 전력소자 기술 개발