맞춤기술찾기

이전대상기술

단일 게이트의 피드백 전계효과 전자소자를 이용하는 축적 및 발화 뉴런회로

  • 기술번호 : KST2021001218
  • 담당센터 : 서울동부기술혁신센터
  • 전화번호 : 02-2155-3662
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 적은 면적과 낮은 전력 소비를 위해 단일 게이트의 피드백 전계효과 전자소자(FBFET)를 사용하는 새로운 축적 및 발화 뉴런회로(integrate-and-fire (IF) neuron circuit)에 관한 것으로서, 일실시예에 따른 뉴런회로는 커패시터를 통해 시냅스로부터 입력되는 전류를 충전하여 포텐셜(potential)를 생성하고, 상기 생성되는 포텐셜이 임계값을 초과하면, 상기 커패시터에 연결된 단일 게이트의 피드백 전계효과 전자소자를 이용해서, 상기 생성되는 포텐셜에 상응하는 스파이크 전압을 생성하여 출력하며, 상기 피드백 전계효과 전자소자에 연결되는 트랜지스터들을 이용해서 상기 생성된 스파이크 전압을 리셋할 수 있다.
Int. CL G06N 3/063 (2006.01.01)
CPC G06N 3/063(2013.01) H01L 45/1206(2013.01)
출원번호/일자 1020190103264 (2019.08.22)
출원인 고려대학교 산학협력단
등록번호/일자
공개번호/일자 10-2021-0023277 (2021.03.04) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 공개
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2019.10.14)
심사청구항수 14

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 고려대학교 산학협력단 대한민국 서울특별시 성북구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 김상식 서울특별시 강남구
2 조경아 서울특별시 광진구
3 우솔아 경기도 과천시 별양로 **,
4 임두혁 서울특별시 송파구
5 조진선 서울특별시 노원구
6 박영수 서울특별시 구로구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 김연권 대한민국 서울특별시 송파구 법원로 ***, ****/****호(문정동, 문정대명벨리온)(시안특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2019.08.22 수리 (Accepted) 1-1-2019-0865364-62
2 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.10.10 수리 (Accepted) 4-1-2019-5210941-09
3 [심사청구]심사청구(우선심사신청)서
[Request for Examination] Request for Examination (Request for Preferential Examination)
2019.10.14 수리 (Accepted) 1-1-2019-1042026-43
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
커패시터를 통해 시냅스로부터 입력되는 전류를 충전하여 포텐셜(potential)를 생성하고,상기 생성되는 포텐셜이 임계값을 초과하면, 상기 커패시터에 연결된 단일 게이트의 피드백 전계효과 전자소자(FBFET)를 이용해서, 상기 생성되는 포텐셜에 상응하는 스파이크 전압을 생성하여 출력하며,상기 피드백 전계효과 전자소자에 연결되는 3개의 트랜지스터들을 이용해서 상기 생성된 스파이크 전압을 리셋하는뉴런회로
2 2
제1항에 있어서,상기 단일 게이트의 피드백 전계효과 전자소자는,드레인단이 상기 커패시터에 병렬 연결되고, 소스단이 상기 3개의 트랜지스터들에 연결되며, 게이트단이 제1 워드라인에 연결되는뉴런회로
3 3
제2항에 있어서,상기 3개의 트랜지스터들 중에서
4 4
제3항에 있어서,상기 스파이크 전압은,상기 제1 트랜지스터와 상기 피드백 전계효과 전자소자의 전압 분할(voltage division)에 의해서 결정되는 뉴런회로
5 5
제3항에 있어서,상기 스파이크 전압은,상기 제1 워드라인의 전압에 변화에 따라 주기가 변화되는 뉴런회로
6 6
제3항에 있어서,상기 스파이크 전압은,상기 입력 펄스의 시간 폭에 대한 변화에 따라 주파수가 변화되는 뉴런회로
7 7
제1항에 있어서,상기 단일 게이트의 피드백 전계효과 전자소자는,드레인 전압에 의해 채널 영역에서 생성되는 포지티브 피드백 루프 현상을 이용해서 상기 생성되는 포텐셜에 상응하는 스파이크 전압을 생성하는 뉴런회로
8 8
제7항에 있어서,상기 단일 게이트의 피드백 전계효과 전자소자는,채널 영역에 복수의 포텐셜 베리어(potential barriers)을 구비하고, 상기 복수의 포텐셜 베리어(potential barriers)를 이용해서 상기 드레인 전압이 인가되기 전에 전하 캐리어 주입을 차단하는뉴런회로
9 9
제8항에 있어서,상기 단일 게이트의 피드백 전계효과 전자소자는,상기 드레인 전압이 기설정된 기준전압으로 증가 할 때, 상기 드레인 전압을 통해 비게이트 채널 영역(non-gated channel region)의 밸런스 밴드(valence band)에서 상기 복수의 포텐셜 베리어의 높이가 낮아지도록 유도하며, 상기 복수의 포텐셜 베리어의 높이가 낮아지는 경우 게이트 채널 영역의 포텐셜 웰(potential well)에 홀을 주입하도록 동작하는뉴런회로
10 10
제9항에 있어서,상기 단일 게이트의 피드백 전계효과 전자소자는,상기 게이트 채널 영역의 포텐셜 웰에 홀을 주입하도록 동작하되, 상기 복수의 포텐셜 베리어의 높이가 낮아지는 경우 상기 드레인 영역의 정공이 진성 영역의 밸런스 밴드의 포텐셜 웰에 주입되도록 동작하는뉴런회로
11 11
제10항에 있어서,상기 단일 게이트의 피드백 전계효과 전자소자는,상기 포텐셜 베리어의 높이가 반복적으로 낮아짐에 따라, 포지티브 피드백 루프 현상을 발생하여 일정시간 동안에만 상기 포텐셜 베리어를 제거하도록 동작하는 뉴런회로
12 12
제3항에 있어서,상기 단일 게이트의 피드백 전계효과 전자소자는,상기 제2 트랜지스터의 게이트단에 발생하는 전압에 리셋 전류를 유도하여 상기 스파이크 전압을 감소시키고,상기 제3 트랜지스터에 방전 전류를 흐르게 하여 상기 생성된 스파이크 전압을 리셋하는 뉴런회로
13 13
커패시터를 통해 시냅스로부터 입력되는 전류를 충전하여 포텐셜(potential)를 생성하고,상기 생성되는 포텐셜이 임계값을 초과하면, 상기 커패시터에 연결된 단일 게이트의 피드백 전계효과 전자소자(FBFET)를 이용해서, 상기 생성되는 포텐셜에 상응하는 스파이크 전류를 생성하여 출력하며,상기 피드백 전계효과 전자소자에 연결되는 3개의 트랜지스터들을 이용해서 상기 생성된 스파이크 전류를 리셋하는뉴런회로
14 14
제3항에 있어서,상기 제 1 트랜지스터를 저항으로 대체하여단일 게이트의 피드백 전계효과 전자소자(FBFET)인 제1 워드라인에 인가되는 전원 전압만을 이용하며, 상기 제 1 트랜지스터를 대체한 저항과 상기 피드백 전계효과 전자소자의 전압 분할(voltage division)에 의해서 스파이크 전압이 결정되는 뉴런회로
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.