맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

3차원 플래시메모리가 도입된 6T 비휘발성 SRAM

  • 기술번호 : KST2021001428
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 6T SRAM(Static random access memory)의 휘발성(Volatile) 특성과 낮은 집적도를 개선하여 동작 속도가 빠르면서 전원이 차단된 후에도 정보가 사라지지 않고 유지되며, 고집적도를 갖는 3차원 플래시메모리가 도입된 6T 비휘발성 SRAM에 관한 것이다. 본 발명에 따른 3차원 플래시메모리가 도입된 6T 비휘발성 SRAM은 기판 상에 3차원으로 적층되는 리피트(Repeat) 블록과 억세스 블록을 포함할 수 있다. 상기 리피트 블록은 제1 인버터와 제2 인버터가 인버터 래치(latch)를 이루어 기판 상에 형성된다. 또한, 상기 제1 인버터는 제1 풀업(pull up) 트랜지스터에 연결되는 제1 풀다운(pull down) 트랜지스터(220)로 형성된다. 또한, 제2 인버터는 제2 풀업(pull up) 트랜지스터에 연결되는 제2 풀다운(pull down) 트랜지스터로 형성된다. 또한, 상기 억세스 블록은 두 개의 비휘발성(Non-volatile) 메모리 소자로 이루어져 상기 리피트 블록 상에 수직으로 적층 된다. 또한, 상기 억세스 블록은 제1 인버터의 출력과 비트라인 노드 사이에 연결되는 제1 억세스 트랜지스터(Access Transistor)와, 상기 제2 인버터의 출력과 비트라인바 노드 사이에 연결되는 제2 억세스 트랜지스터(Access Transistor)를 포함할 수 있다.
Int. CL H01L 27/11 (2006.01.01) G11C 11/412 (2006.01.01)
CPC H01L 27/1104(2013.01) G11C 11/412(2013.01) H01L 27/1116(2013.01)
출원번호/일자 1020190115122 (2019.09.19)
출원인 충남대학교산학협력단
등록번호/일자 10-2222813-0000 (2021.02.25)
공개번호/일자
공고번호/일자 (20210305) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2019.09.19)
심사청구항수 5

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 충남대학교산학협력단 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 이가원 대전광역시 유성구
2 정준교 충청북도 청주시 서원구
3 송현석 대전광역시 서구
4 조서연 대전광역시 서구
5 신동민 충청북도 청주시 청원구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 이은철 대한민국 서울특별시 송파구 법원로**길 **, A동 *층 ***호 (문정동, H비지니스파크)(*T국제특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 충남대학교 산학협력단 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2019.09.19 수리 (Accepted) 1-1-2019-0956667-03
2 보정요구서
Request for Amendment		 2019.09.20 발송처리완료 (Completion of Transmission) 1-5-2019-0152614-41
3 [출원서 등 보정]보정서
[Amendment to Patent Application, etc.] Amendment		 2019.09.23 수리 (Accepted) 1-1-2019-0968978-12
4 선행기술조사의뢰서
Request for Prior Art Search		 2020.01.13 수리 (Accepted) 9-1-9999-9999999-89
5 [출원서 등 보정]보정서
[Amendment to Patent Application, etc.] Amendment		 2020.01.30 수리 (Accepted) 1-1-2020-0100948-53
6 선행기술조사보고서
Report of Prior Art Search		 2020.03.13 수리 (Accepted) 9-1-2020-0011160-81
7 의견제출통지서
Notification of reason for refusal		 2020.08.29 발송처리완료 (Completion of Transmission) 9-5-2020-0594457-91
8 [거절이유 등 통지에 따른 의견]의견서·답변서·소명서
 2020.10.29 수리 (Accepted) 1-1-2020-1152212-55
9 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2020.10.29 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2020-1152213-01
10 등록결정서
Decision to grant		 2021.02.15 발송처리완료 (Completion of Transmission) 9-5-2021-0129495-76
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
6T 비휘발성(nonvolatile) SRAM(Static Random Access Memory)에 있어서,기판;제1 풀업(pull up) 트랜지스터에 연결되는 제1 풀다운(pull down) 트랜지스터와, 제2 풀업(pull up) 트랜지스터에 연결되는 제2 풀다운(pull down) 트랜지스터로 이루어져 상기 기판 상에 적층되는 리피트(Repeat) 블록; 및두 개의 비휘발성(Non-volatile) 메모리 소자로 이루어져 상기 리피트 블록 상에 수직으로 적층 되는 억세스 블록;을 포함하고,상기 억세스 블록은6T 비휘발성 SRAM 셀의 프리차지(Precharge) 전압을 통해 발생하는 HEI(Hot electron injection)를 이용하여 비휘발성(Non-volatile) 메모리 소자의 플로팅 게이트(Floating gate)가 차지(charge)되는 것을 특징으로 하는 3차원 플래시메모리가 도입된 6T 비휘발성 SRAM
2 2
제1항에 있어서,상기 리피트(Repeat) 블록은제1 풀업(pull up) 트랜지스터에 연결되는 제1 풀다운(pull down) 트랜지스터로 형성되는 제1 인버터와,제2 풀업(pull up) 트랜지스터에 연결되는 제2 풀다운(pull down) 트랜지스터로 형성되는 제2 인버터가 인버터 래치를 형성하고,상기 억세스 블록은상기 제1 인버터의 출력과 비트라인 노드 사이에 연결되는 비휘발성(Non-volatile) 메모리 소자와,상기 제2 인버터의 출력과 비트라인바 노드 사이에 연결되는 비휘발성(Non-volatile) 메모리 소자를 포함하는 3차원 플래시메모리가 도입된 6T 비휘발성 SRAM
3 3
제1항에 있어서,상기 비휘발성(Non-volatile) 메모리 소자는상기 리피트(Repeat) 블록과 비아(via) 또는 콘택(contact)을 통해 수직으로 연결되고, 수직 채널을 갖는 트랜지스터로 형성되는 것을 특징으로 하는 3차원 플래시메모리가 도입된 6T 비휘발성 SRAM
4 4
6T 비휘발성(nonvolatile) SRAM(Static Random Access Memory)에 있어서,기판;제1 풀다운(pull down) 트랜지스터와 제2 풀다운(pull down) 트랜지스터로 이루어져 상기 기판 상에 적층되는 NMOS 블록;제1 풀업(pull up) 트랜지스터와 제2 풀업(pull up) 트랜지스터로 이루어져 상기 NMOS 블록 상에 수직으로 적층되는 PMOS 블록; 및두 개의 비휘발성(Non-volatile) 메모리 소자로 이루어져 상기 PMOS 블록 상에 수직으로 적층 되는 억세스 블록;을 포함하고,상기 억세스 블록은6T 비휘발성 SRAM 셀의 프리차지(Precharge) 전압을 통해 발생하는 HEI(Hot electron injection)를 이용하여 비휘발성(Non-volatile) 메모리 소자의 플로팅 게이트(Floating gate)가 차지(charge)되는 것을 특징으로 하는 3차원 플래시메모리가 도입된 6T 비휘발성 SRAM
5 5
제4항에 있어서,상기 NMOS 블록과 PMOS 블록 및 억세스 블록은 각각 비아(via) 또는 콘택(contact)을 통해 수직으로 연결되고, 상기 비휘발성(Non-volatile) 메모리 소자는 수직 채널을 갖는 트랜지스터로 형성되는 것을 특징으로 하는 3차원 플래시메모리가 도입된 6T 비휘발성 SRAM
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 과학기술정보통신부 충남대학교 신소자집적·검증기술 반도체 신소자를 위한 집적/검증 플랫폼 기술 개발
2 과학기술정보통신부 충남대학교 중견연구자지원사업 Universal memory 지향의 플래시메모리소자 기반 6T NVSRAM 개발 연구