| 1 |
1
삭제
|
| 2 |
2
삭제
|
| 3 |
3
삭제
|
| 4 |
4
삭제
|
| 5 |
5
a) 기판을 상대적으로 상면의 높이가 높은 제1영역과, 상기 제1영역에 비하여 상면 높이가 낮은 제2영역을 가지는 구조로 형성함과 아울러 상기 제1영역과 상기 제2영역의 경계인 제1영역의 측면까지 연장되는 다층의 소스 돌출부를 포함하는 소스를 형성하는 단계;b) 제1더미 산화막, 산화막 및 더미 게이트로 이루어지는 제1더미 구조를 이용하여, 상기 제1영역의 측면과는 이격된 상기 기판의 제2영역을 선택적으로 노출시키고, 이온주입공정을 통해 상기 기판의 제2영역에 드레인을 형성하는 단계;c) 상기 드레인의 상부측에만 위치하는 제2더미 산화막인 제2더미 구조를 형성한 후, 상기 더미 게이트를 선택적으로 제거하고, 상기 더미 게이트의 제거에 따라 노출된 산화막을 제거하여, 제1영역의 측면과 제2영역의 상부 일부를 노출시키는 단계;d) 노출된 상기 제1영역의 측면과 제2영역의 상부 일부에 저농도 반도체 에피층을 성장시켜 터널영역을 형성하는 단계; 및e) 상기 터널영역에 접하는 게이트 산화막을 형성한 후, 상기 제1더미 구조와 제2더미 구조를 이용하여 자기정렬방식의 게이트를 형성하는 단계를 포함하는 터널 전계효과 트랜지스터 제조방법
|
| 6 |
6
제5항에 있어서,상기 a) 단계는,a-1) 기판의 상부에 고농도 반도체 에피층과 저농도 반도체 에피층을 교번하여 순차 성장시켜, 고농도 반도체 에피층과 저농도 반도체 에피층이 교번하여 다층으로 적층된 구조를 형성하는 과정과,a-2) 상기 다층으로 적층된 구조의 일부에 고농도 이온주입공정을 통해 상기 고농도 반도체 에피층들을 연결하는 소스 플러그를 형성하는 과정과, a-3) 상기 소스 플러그와 상기 소스 플러그에 의해 접하는 고농도 반도체 에피층들이 소정의 길이로 잔존할 수 있도록, 상기 고농도 반도체 에피층과 저농도 반도체 에피층 적층 구조의 일부를 제거하여 그 하부의 기판을 노출시키는 과정을 포함하는 터널 전계효과 트랜지스터 제조방법
|
| 7 |
7
제5항 또는 제6항에 있어서,상기 b) 단계에서 상기 제1더미 구조는,b-1) 상기 a) 단계의 결과물의 상부전면에 산화막을 증착하고 패터닝하여 상기 제1영역의 상부에만 위치하는 상기 제1더미 산화막을 형성하는 과정과,b-2) 상기 b-1) 과정의 결과물의 상부 전면에 상대적으로 얇은 산화막을 증착하는 과정과,b-3) 상기 b-2) 과정의 결과물의 상부 전면에 반도체층을 증착하고 패터닝하여, 상기 제2영역의 상기 산화막의 상부 일부에 위치하며, 상기 제1영역의 측면에 형성된 상기 산화막에 측면이 접하는 더미 게이트를 형성하는 과정을 포함하는 터널 전계효과 트랜지스터 제조방법
|
| 8 |
8
제5항 또는 제6항에 있어서,상기 c) 단계는,c-1) 상기 b) 단계의 결과물의 상부 전면에 산화막을 증착하고, 평탄화하여 상기 더미 게이트의 측면에 접하며, 상기 드레인의 상부측에 위치하는 제2더미 산화막을 형성하는 과정과, c-2) 반도체층인 상기 더미 게이트를 선택적으로 제거하는 과정과,c-3) 상기 더미 게이트의 제거에 따라 노출되는 상기 산화막을 제거하는 과정을 포함하는 터널 전계효과 트랜지스터 제조방법
|
| 9 |
9
제5항 또는 제6항에 있어서,상기 e) 단계는,e-1) 상기 d) 단계의 결과물의 상부 전면에 산화막을 증착하여 상기 터널영역에 접하는 게이트 산화막을 형성하는 과정과,e-2) 상기 e-1) 과정의 결과물의 전면에 반도체층을 증착하고, 평탄화하여 상기 게이트 산화막 및 제2더미 산화막 사이에 위치하는 게이트를 형성하는 과정을 포함하는 터널 전계효과 트랜지스터 제조방법
|
