| 1 |
1
트렌치 게이트형 SiC MOSFET 디바이스에 있어서,SiC 기판에 형성된 게이트 트렌치를 덮는 게이트 산화막;상기 게이트 트렌치 영역에서 상기 게이트 산화막 하부에 형성된 도핑된 웰;상기 게이트 산화막이 덮인 상기 게이트 트렌치 내부에 형성된 게이트 전극;상기 게이트 전극 위에 형성된 층간절연막; 상기 기판의 에피택셜층의 전면에 형성된 소스 영역을 위한 도핑층의 상면과 상기 층간절연막의 상면을 덮는 소스 전극; 및상기 기판의 배면에 형성된 드레인 전극을 포함하는 것을 특징으로 하는 트렌치 게이트형 SiC MOSFET 디바이스
|
| 2 |
2
제1항에 있어서,상기 게이트 산화막은, 상기 게이트 전극의 형성 전에 H2 분위기에서 열처리되어 제조되는 것을 특징으로 하는 트렌치 게이트형 SiC MOSFET 디바이스
|
| 3 |
3
제1항에 있어서,상기 게이트 전극의 형성 전에, 상기 게이트 산화막 상에 탄소 캡핑층을 형성하고 Ar 분위기에서 열처리 후 탄소 캡핑층을 제거한 후, 상기 게이트 산화막은, H2 분위기에서 열처리되어 제조되는 것을 특징으로 트렌치 게이트형 SiC MOSFET 디바이스
|
| 4 |
4
제1항에 있어서,상기 게이트 전극의 형성 전에, 800~1200℃에서 30 ~ 50 분 동안 건식 산화를 수행하는 SOP(sacrificial oxidation process) 공정을 포함하여 제조되는 것을 특징으로 트렌치 게이트형 SiC MOSFET 디바이스
|
| 5 |
5
제4항에 있어서,상기 게이트 산화막이 상기 게이트 전극의 형성 전에 H2 분위기에서 열처리될 때, 상기 열처리에 의해 SiC 계면에서 발생된 탄소 화합물을 상기 SOP 공정에 의하여 산화 또는 제거하는 것을 특징으로 트렌치 게이트형 SiC MOSFET 디바이스
|
| 6 |
6
제1항에 있어서,상기 게이트 전극의 형성 전에, 상기 게이트 산화막 상에 TEOS 산화막을 형성하고 NO 분위기에서 열처리되어 제조되는 것을 특징으로 하는 트렌치 게이트형 SiC MOSFET 디바이스
|
| 7 |
7
제1항에 있어서,상기 기판은 4H-SiC 기판인 것을 특징으로 하는 트렌치 게이트형 SiC MOSFET 디바이스
|
| 8 |
8
제1항에 있어서,상기 기판의 에피택셜층의 전면에 형성된 상기 소스 영역의 상기 도핑층은, 상기 게이트 전극의 좌우로 도핑층을 포함하는 것을 특징으로 하는 트렌치 게이트형 SiC MOSFET 디바이스
|
| 9 |
9
제1항에 있어서,상기 기판이 N형 에피택셜층을 갖는 기판인 경우, 상기 소스 영역의 도핑층은 상기 게이트 전극의 좌우로 p-베이스층 위에 n+ 층과 p+ 층이 옆으로 나란히 인접한 층을 포함하는 것을 특징으로 하는 트렌치 게이트형 SiC MOSFET 디바이스
|
| 10 |
10
소스 영역을 위한 도핑층을 갖는 SiC 기판을 상기 소스 영역의 도핑층 보다 더 깊게 식각하여 게이트 트렌치를 형성하는 단계;게이트 산화막을 형성하는 단계;상기 게이트 트렌치 영역에서 상기 게이트 산화막 하부에 도핑된 웰을 형성하기 위하여 이온 주입하는 단계;열처리하는 단계; 상기 게이트 트렌치 내에 게이트 전극을 형성하는 단계;상기 게이트 전극이 형성된 기판 상에 층간절연막을 형성하는 단계;상기 게이트 산화막 및 층간절연막을 패터닝하는 단계;상기 기판의 에피택셜층의 전면에 형성된 소스 영역을 위한 도핑층의 상면과 상기 층간절연막의 상면을 덮는 소스 전극을 형성하는 단계; 및상기 기판의 배면에 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 트렌치 게이트형 SiC MOSFET 디바이스의 제조 방법
|
| 11 |
11
제10항에 있어서,상기 열처리하는 단계는, H2 분위기에서 열처리하는 것을 특징으로 하는 트렌치 게이트형 SiC MOSFET 디바이스의 제조 방법
|
| 12 |
12
제10항에 있어서,상기 열처리하는 단계 전에,상기 게이트 산화막 상에 탄소 캡핑층을 형성하고 Ar 분위기에서 열처리 후 탄소 캡핑층을 제거하는 단계를 더 포함하는 것을 특징으로 하는 트렌치 게이트형 SiC MOSFET 디바이스의 제조 방법
|
| 13 |
13
제10항에 있어서,상기 게이트 전극을 형성하는 단계 전에,800~1200℃에서 30 ~ 50 분 동안 건식 산화를 수행하는 SOP(sacrificial oxidation process) 공정을 수행하는 단계를 포함하는 것을 특징으로 하는 트렌치 게이트형 SiC MOSFET 디바이스의 제조 방법
|
| 14 |
14
제13항에 있어서,H2 분위기에서 상기 열처리에 의해 SiC 계면에서 발생된 탄소 화합물을 상기 SOP 공정에 의하여 산화 또는 제거하는 것을 특징으로 하는 트렌치 게이트형 SiC MOSFET 디바이스의 제조 방법
|
| 15 |
15
제14항에 있어서,상기 탄소 화합물은 상기 트렌치 게이트형 SiC MOSFET 디바이스에서 leaky interfacial layer(누설 계면층)를 형성해 역방향 누설전류를 일으키며, 상기 SOP 공정에 의하여 상기 역방향 누설전류를 감소시키는 것을 특징으로 하는 트렌치 게이트형 SiC MOSFET 디바이스의 제조 방법
|
| 16 |
16
제14항에 있어서,상기 탄소 화합물은 흑연질 탄소층을 포함하는 것을 특징으로 하는 트렌치 게이트형 SiC MOSFET 디바이스의 제조 방법
|
| 17 |
17
제10항에 있어서,상기 게이트 전극을 형성하는 단계 전에,상기 게이트 산화막 상에 TEOS 산화막을 형성하고 NO 분위기에서 열처리하는 단계를 더 포함하는 것을 특징으로 하는 트렌치 게이트형 SiC MOSFET 디바이스의 제조 방법
|
| 18 |
18
제10항에 있어서,상기 기판은 4H-SiC 기판인 것을 특징으로 하는 트렌치 게이트형 SiC MOSFET 디바이스의 제조 방법
|
| 19 |
19
제10항에 있어서,상기 기판의 에피택셜층의 전면에 형성된 상기 소스 영역의 상기 도핑층은, 상기 게이트 전극의 좌우로 도핑층을 포함하는 것을 특징으로 하는 트렌치 게이트형 SiC MOSFET 디바이스의 제조 방법
|
| 20 |
20
제10항에 있어서,상기 기판이 N형 에피택셜층을 갖는 기판인 경우, 상기 소스 영역의 도핑층은 상기 게이트 전극의 좌우로 p-베이스층 위에 n+ 층과 p+ 층이 옆으로 나란히 인접한 층을 포함하는 것을 특징으로 하는 트렌치 게이트형 SiC MOSFET 디바이스의 제조 방법
|
