1 |
1
게이트 전극층;상기 게이트 전극층 상에 배치된 유전체층;상기 유전체층 상의 적어도 일부에 배치되며, 아연(Zn)을 포함하는 산화물 반도체 채널층;상기 산화물 반도체 채널층 상에 배치된 절연 버퍼층; 및상기 절연 버퍼층 상에 서로 이격하여 배치된 소스 전극 및 드레인 전극;을 포함하는 산화물 반도체 박막 트랜지스터
|
2 |
2
제 1 항에 있어서,상기 절연 버퍼층은 1 내지 2
|
3 |
3
제 1 항에 있어서,상기 절연 버퍼층은 5 내지 10eV의 밴드갭을 갖는 금속산화물을 포함하는 것을 특징으로 하는산화물 반도체 박막 트랜지스터
|
4 |
4
제 1 항에 있어서,상기 산화물 반도체 채널층은 IGZO(Indium Gallium Zinc Oxide)을 포함하는 것을 특징으로 하는 산화물 반도체 박막 트랜지스터
|
5 |
5
제 1 항의 산화물 반도체 박막 트랜지스터;를 포함하는 디스플레이
|
6 |
6
게이트 전극층 상에 유전체층을 형성하는 단계;상기 유전체층 상의 적어도 일부에 아연(Zn)을 포함하는 산화물 반도체 채널층을 형성하는 단계;상기 산화물 반도체 채널층 상에 절연버퍼층을 형성하는 단계; 및 상기 절연버퍼층 상에 서로 이격 되도록 소스 전극 및 드레인 전극을 형성하는 단계;를 포함하는 산화물 반도체 박막 트랜지스터의 제조방법
|
7 |
7
제 6 항에 있어서,상기 산화물 반도체 채널층은 용액 공정으로 형성하는 것을 특징으로 하는산화물 반도체 박막 트랜지스터의 제조방법
|
8 |
8
제 6 항에 있어서,상기 산화물 반도체 채널층은 IGZO(Indium Gallium Zinc Oxide)을 포함하는 것을 특징으로 하는 산화물 반도체 박막 트랜지스터의 제조방법
|
9 |
9
제 6 항에 있어서,상기 절연 버퍼층은 진공 증착법으로 형성하는 것을 특징으로 하는산화물 반도체 박막 트랜지스터의 제조방법
|
10 |
10
제 6 항에 있어서,상기 절연 버퍼층은 1 내지 2 nm의 두께로 형성하는 것을 특징으로 하는 산화물 반도체 박막 트랜지스터의 제조방법
|
11 |
11
제 6 항에 있어서,상기 절연 버퍼층은 Al2O3, SiO2, ZrO, HfO 및 이들의 혼합물 중 적어도 하나를 포함하는 것을 특징으로 하는산화물 반도체 박막 트랜지스터의 제조방법
|
12 |
12
제 6 항에 있어서,상기 소스 전극 및 드레인 전극을 형성하는 단계 이후 열처리하는 단계를 더 포함하는 것을 특징으로 하는산화물 반도체 박막 트랜지스터의 제조방법
|
13 |
13
제 11 항에 있어서,상기 열처리는 150 내지 250 ℃에서 수행하는 것을 특징으로 하는산화물 반도체 박막 트랜지스터의 제조방법
|