| 1 |
1
단일 입력 신호가 입력되는 EN 핀;상기 입력 신호를 제공받아 복수의 신호를 발생시키는 제1 블록(TM_FSM);상기 복수의 신호를 제공받아 레지스터 또는 OTP 메모리의 비트 수를 설정하는 제2 블록(CNT10);상기 비트 수가 설정된 OTP 메모리의 프로그래밍 또는 읽기 동작을 수행하도록 제어신호를 발생하는 제3 블록(MEM_BLK); 및상기 제어신호를 선택하여 출력하는 제4 블록(SW)를 포함하는 오티피 메모리 제어 시스템
|
| 2 |
2
제1항에 있어서,상기 복수의 신호는 오티피 메모리의 레지스터 접근 신호, 오티피 메모리 접근 신호, 프로그래밍 비트 셀 선택 신호 및 프로그래밍 동작 신호를 포함하는 오티피 메모리 제어 시스템
|
| 3 |
3
제2항에 있어서,상기 입력 전압에 일정 전압 이상의 전압으로 복수개의 펄스를 인가하면 각 제어 신호가 순차적으로 변경되어 발생되는 오티피 메모리 제어 시스템
|
| 4 |
4
제1항에 있어서,상기 OTP 메모리 읽기 시 필요한 전류를 공급하는 제5 블록(BGR, IREF)을 포함하는 오티피 메모리 제어 시스템
|
| 5 |
5
제4항에 있어서,상기 제5 블록은 상기 EN 핀으로부터 전류를 공급받는 오티피 메모리 제어 시스템
|
| 6 |
6
오티피 메모리 셀;제어 신호에 따라 상기 오티피 메모리 셀을 프로그램하는 제어신호 발생부; 및초기 상태의 오티피 메모리 셀과 프로그램 후의 오티피 메모리 셀의 출력을 감지하여 최종 메모리 출력을 내보내는 출력부를 포함하고,상기 제어신호 발생부는 하나의 핀(pin)을 통해 입력 신호를 제공받아 복수의 제어 신호를 발생시키는 오티피 메모리의 프로그래밍 및 읽기 회로
|
| 7 |
7
제6항에 있어서,상기 복수개의 제어 신호는 오티피 메모리의 레지스터 접근 신호, 오티피 메모리 접근 신호, 프로그래밍 비트 셀 선택 신호 및 프로그래밍 동작 신호를 포함하는 오티피 메모리의 프로그래밍 및 읽기 회로
|
| 8 |
8
제7항에 있어서,상기 입력 전압에 일정 전압 이상의 전압으로 복수개의 펄스를 인가하면 각 제어 신호가 순차적으로 변경되어 발생되는 오티피 메모리의 프로그래밍 및 읽기 회로
|
| 9 |
9
제8항에 있어서,상기 출력부는 정상 상태의 오티피 메모리 셀과 초기 상태의 오티피 메모리 셀의 출력값과, 정상 상태의 오티피 메모리 셀과 프로그래밍 상태의 오티피 메모리 셀의 출력값을 측정하는 오티피 메모리의 프로그래밍 및 읽기 회로
|
| 10 |
10
제9항에 있어서,상기 출력부는 복수의 트랜지스터를 포함하고, 상기 정상 상태의 오티피 메모리 셀에 연결된 트랜지스터 사이징은 초기 상태 또는 프로그래밍 상태의 오티피 메모리 셀에 연결된 트랜지스터 사이징의 3배 내지 5배를 포함하는 오티피 메모리의 프로그래밍 및 읽기 회로
|
