| 1 |
1
전자 장치에 있어서, 메모리, 및상기 메모리와 동작 가능하도록 연결된 적어도 하나의 프로세서를 포함하고, 상기 적어도 하나의 프로세서는, 입력 데이터에 서브바이트(subbyte) 연산을 수행하고, 상기 서브바이트 연산은 라운드 키에 기반하여 결정된 S 박스(substitution box)를 이용하여 수행되고, 상기 서브바이트 연산이 수행된 입력 데이터에 믹스컬럼(mixcolumn) 연산 및 시프트로우(shiftrow) 연산을 포함하는 선형 연산을 수행하여 상기 서브바이트 연산이 수행된 입력 데이터를 암호화하도록 설정된 것을 특징으로 하는, 전자 장치
|
| 2 |
2
제1항에 있어서,상기 라운드 키는 16바이트 라운드 키 또는 8바이트 라운드 키를 포함하는 것을 특징으로 하는, 전자 장치
|
| 3 |
3
제1항에 있어서,상기 라운드 키는, 해시(hash) 함수를 이용하여 생성되는 것을 특징으로 하는, 전자 장치
|
| 4 |
4
제2항에 있어서,상기 S 박스는, 상기 라운드 키로부터 생성된 제1 삼각 행렬 및 제2 삼각 행렬에 기반하여 생성되는 것을 특징으로 하는, 전자 장치
|
| 5 |
5
제4항에 있어서, 상기 적어도 하나의 프로세서는, 상기 라운드 키에서 제1 삼각 행렬 및 제2 삼각 행렬을 생성하기 위해 사용된 성분을 제외한 나머지 성분을 이용하여 열 벡터를 생성하도록 설정된 것을 특징으로 하는, 전자 장치
|
| 6 |
6
제4항에 있어서,상기 제1 삼각 행렬과 상기 제2 삼각 행렬의 곱에 의하여 출력된 행렬은 가역 행렬(invertible matrix)인 것을 특징으로 하는, 전자 장치
|
| 7 |
7
제4항에 있어서,상기 제1 삼각 행렬은 아래의 수학식에 의하여 결정되고, 상기 수학식에서 RK[n]i는, 바이트 RK[n]의 i 번째 비트를 지시하는 것을 특징으로 하는, 전자 장치
|
| 8 |
8
제4항에 있어서,상기 제2 삼각 행렬은 아래의 수학식에 의하여 결정되고, 상기 수학식에서 RK[n]i는, 바이트 RK[n]의 i 번째 비트를 지시하는 것을 특징으로 하는, 전자 장치
|
| 9 |
9
제5항에 있어서, 상기 열 벡터는 아래의 수학식에 의하여 결정되고, 상기 수학식에서 RK[n]i는, 바이트 K[n]의 i 번째 비트를 지시하는 것을 특징으로 하는, 전자 장치
|
| 10 |
10
제5항에 있어서, 상기 S 박스는, 상기 제1 삼각 행렬 및 상기 제2 삼각 행렬의 곱과, 상기 열 벡터의 배타적 OR 연산에 기반하여 생성되는 것을 특징으로 하는, 전자 장치
|
| 11 |
11
전자 장치를 제어하는 방법에 있어서, 입력 데이터에 서브바이트(subbyte) 연산을 수행하는 동작과, 상기 서브바이트 연산은 라운드 키에 기반하여 결정된 S 박스(substitution box)를 이용하여 수행되고, 상기 서브바이트 연산이 수행된 입력 데이터에 믹스컬럼(mixcolumn) 연산 및 시프트로우(shiftrow) 연산을 포함하는 선형 연산을 수행하여 상기 서브바이트 연산이 수행된 입력 데이터를 암호화하는 동작을 포함하는 것을 특징으로 하는, 전자 장치를 제어하는 방법
|
| 12 |
12
제11항에 있어서,상기 라운드 키는 16바이트 라운드 키 또는 8바이트 라운드 키를 포함하는 것을 특징으로 하는, 전자 장치를 제어하는 방법
|
| 13 |
13
제11항에 있어서,상기 라운드 키는, 해시(hash) 함수를 이용하여 생성되는 것을 특징으로 하는, 전자 장치를 제어하는 방법
|
| 14 |
14
제12항에 있어서,상기 S 박스는, 상기 라운드 키로부터 생성된 제1 삼각 행렬 및 제2 삼각 행렬에 기반하여 생성되는 것을 특징으로 하는, 전자 장치를 제어하는 방법
|
| 15 |
15
제14항에 있어서, 상기 라운드 키에서 제1 삼각 행렬 및 제2 삼각 행렬을 생성하기 위해 사용된 성분을 제외한 나머지 성분을 이용하여 열 벡터를 생성하는 동작을 더 포함하는 것을 특징으로 하는, 전자 장치를 제어하는 방법
|
| 16 |
16
제14항에 있어서,상기 제1 삼각 행렬과 상기 제2 삼각 행렬의 곱에 의하여 출력된 행렬은 가역 행렬(invertible matrix)인 것을 특징으로 하는, 전자 장치를 제어하는 방법
|
| 17 |
17
제14항에 있어서,상기 제1 삼각 행렬은 아래의 수학식에 의하여 결정되고, 상기 수학식에서 RK[n]i는, 바이트 RK[n]의 i 번째 비트를 지시하는 것을 특징으로 하는, 전자 장치를 제어하는 방법
|
| 18 |
18
제14항에 있어서,상기 제2 삼각 행렬은 아래의 수학식에 의하여 결정되고, 상기 수학식에서 RK[n]i는, 바이트 RK[n]의 i 번째 비트를 지시하는 것을 특징으로 하는, 전자 장치를 제어하는 방법
|
| 19 |
19
제15항에 있어서, 상기 열 벡터는 아래의 수학식에 의하여 결정되고, 상기 수학식에서 RK[n]i는, 바이트 K[n]의 i 번째 비트를 지시하는 것을 특징으로 하는, 전자 장치를 제어하는 방법
|
| 20 |
20
제15항에 있어서, 상기 S 박스는, 상기 제1 삼각 행렬 및 상기 제2 삼각 행렬의 곱과, 상기 열 벡터의 배타적 OR 연산에 기반하여 생성되는 것을 특징으로 하는, 전자 장치를 제어하는 방법
|
