| 1 |
1
복수의 N형 MOS를 이용하며 캐스코드(cascode) 회로로 형성되는 제1 전류 거울 회로, 복수의 P형 MOS를 이용하며 캐스코드 회로로 형성되는 제2 전류 거울 회로, 상기 제1 전류 거울 회로와 상기 제2 전류 거울 회로 사이에 연결되는 더미 캐패시터, 그리고 상기 복수의 P형 MOS 중 적어도 하나의 게이트 단자와 드레인 단자 사이에 연결되는 스위치 회로를 포함하는 전류 메모리 장치
|
| 2 |
2
제1항에 있어서,제1 전류 거울 회로는, 제1 내지 제4 N형 MOS를 포함하고, 제1 및 제2 N형 MOS의 게이트 단자는 제1 공통 게이트 단자에 연결되고, 제3 및 제4 N형 MOS의 게이트 단자는 제2 공통 게이트 단자에 연결되고, 제2 전류 거울 회로는, 제1 내지 제4 P형 MOS를 포함하며, 제1 및 제2 P형 MOS의 게이트 단자는 제3 공통 게이트 단자에 연결되고, 제3 및 제4 P형 MOS의 게이트 단자는 제4 공통 게이트 단자에 연결되는 전류 메모리 장치
|
| 3 |
3
제2항에 있어서,상기 더미 캐패시터는, 상기 제2 공통 게이트 단자와 상기 제4 공통 게이트 단자 사이에 연결되는 전류 메모리 장치
|
| 4 |
4
제2항에 있어서,상기 스위치 회로는, 복수의 P형 MOS를 이용하여 형성되는 전류 메모리 장치
|
| 5 |
5
제2항에 있어서,스위치 회로는, 상기 복수의 P형 MOS의 게이트 단자를 제5 공통 게이트 단자에 연결하는 전류 메모리 장치
|
