| 1 |
1
집적화를 도모하는 3차원 플래시 메모리에 있어서,기판 상 일 방향으로 연장 형성되는 복수의 메모리 셀 스트링들-상기 복수의 메모리 셀 스트링들 각각은 채널층 및 상기 채널층을 감싸는 전하 저장층을 포함함-; 상기 복수의 메모리 셀 스트링들에 대해 수직 방향으로 연결되는 복수의 워드라인들; 및 상기 복수의 메모리 셀 스트링들이 연장 형성되는 방향에 대한 중간 지점에 형성된 채, 상기 복수의 메모리 셀 스트링들 각각에 대한 소스 전극 또는 드레인 전극 중 어느 하나로 선택적으로 사용 가능한 적어도 하나의 중간 배선층을 포함하고, 상기 복수의 메모리 셀 스트링들 중 적어도 하나의 메모리 셀 스트링은, 상기 3차원 플래시 메모리에 상기 적어도 하나의 중간 배선층이 포함됨에 따라 상기 복수의 워드라인들에서 확보되는 여유 영역에 형성되는 것을 특징으로 하는 3차원 플래시 메모리
|
| 2 |
2
제1항에 있어서,상기 여유 영역은, 상기 복수의 워드라인들에서 상기 적어도 하나의 중간 배선층과 하부 배선층-상기 하부 배선층은 상기 복수의 메모리 셀 스트링들 각각에 대해 하부에 위치하는 배선층임- 사이에 위치하는 영역인 것을 특징으로 하는 3차원 플래시 메모리
|
| 3 |
3
제2항에 있어서,상기 여유 영역에 형성되는 적어도 하나의 메모리 셀 스트링은, 상기 적어도 하나의 중간 배선층 및 상기 하부 배선층을 각각 소스 전극 및 드레인 전극으로 사용하는 것을 특징으로 하는 3차원 플래시 메모리
|
| 4 |
4
제2항에 있어서,상기 복수의 메모리 셀 스트링들 중 상기 여유 영역에 형성되는 적어도 하나의 메모리 셀 스트링을 제외한 나머지 적어도 하나의 메모리 셀 스트링은, 상기 복수의 메모리 셀 스트링들 각각에 대해 상부에 위치하는 상부 배선층 및 상기 적어도 하나의 중간 배선층을 각각 소스 전극 및 드레인 전극으로 사용하는 것을 특징으로 하는 3차원 플래시 메모리
|
| 5 |
5
집적화를 도모하는 3차원 플래시 메모리의 제조 방법에 있어서,복수의 워드라인들 및 복수의 절연층들이 교대로 적층되며 적어도 하나의 중간 배선층-상기 적어도 하나의 중간 배선층은 소스 전극 또는 드레인 전극 중 어느 하나로 선택적으로 사용 가능함-이 개재된 채, 복수의 메모리 셀 스트링들-상기 복수의 메모리 셀 스트링들 각각은 채널층 및 상기 채널층을 감싸는 전하 저장층을 포함함-이 일 방향으로 연장 형성된 반도체 구조체를 준비하는 단계; 및 상기 복수의 워드라인들이 계단 형상을 갖도록 상기 반도체 구조체에 대해 식각 공정을 수행하는 단계를 포함하고, 상기 준비하는 단계는, 상기 3차원 플래시 메모리에 상기 적어도 하나의 중간 배선층이 포함됨에 따라 상기 복수의 워드라인들에서 확보되는 여유 영역에도 상기 복수의 메모리 셀 스트링들 중 적어도 하나의 메모리 셀 스트링이 형성된 상기 반도체 구조체를 준비하는 단계인 것을 특징으로 하는 3차원 플래시 메모리의 제조 방법
|
| 6 |
6
제5항에 있어서,상기 적어도 하나의 메모리 셀 스트링이 형성된 상기 반도체 구조체를 준비하는 단계는, 상기 적어도 하나의 중간 배선층 중 상기 식각 공정이 수행된 이후에 남겨지는 부분과 상기 3차원 플래시 메모리에 포함되는 하부 배선층 사이에 위치하는 상기 여유 영역에 상기 적어도 하나의 메모리 셀 스트링이 형성된 상기 반도체 구조체를 준비하는 단계인 것을 특징으로 하는 3차원 플래시 메모리의 제조 방법
|
| 7 |
7
집적화를 도모하는 3차원 플래시 메모리의 제조 방법에 있어서,복수의 메모리 셀 스트링들-상기 복수의 메모리 셀 스트링들 각각은 채널층 및 상기 채널층을 감싸는 전하 저장층을 포함함-이 일 방향으로 연장 형성된 채, 복수의 절연층들과 교대로 적층된 복수의 워드라인들이 적어도 하나의 중간 배선층-상기 적어도 하나의 중간 배선층은 소스 전극 또는 드레인 전극 중 어느 하나로 선택적으로 사용 가능함-에 의해 상부 워드라인 그룹 및 하부 워드라인 그룹-상기 상부 워드라인 그룹 및 상기 하부 워드라인 그룹은 각각의 적어도 일부 상면이 노출되도록 서로 다른 수평 크기를 가진 채 계단 형상으로 순서대로 적층됨-으로 구분되는 반도체 구조체를 준비하는 단계; 및 상기 반도체 구조체 상 상기 상부 워드라인 그룹 및 상기 하부 워드라인 그룹 각각에 대해 식각 공정을 동시에 수행하는 단계를 포함하고, 상기 준비하는 단계는, 상기 3차원 플래시 메모리에 상기 적어도 하나의 중간 배선층이 포함됨에 따라 상기 복수의 워드라인들에서 확보되는 여유 영역에도 상기 복수의 메모리 셀 스트링들 중 적어도 하나의 메모리 셀 스트링이 형성된 상기 반도체 구조체를 준비하는 단계인 것을 특징으로 하는 3차원 플래시 메모리의 제조 방법
|
| 8 |
8
제7항에 있어서,상기 적어도 하나의 메모리 셀 스트링이 형성된 상기 반도체 구조체를 준비하는 단계는, 상기 적어도 하나의 중간 배선층 중 상기 식각 공정이 수행된 이후에 남겨지는 부분과 상기 3차원 플래시 메모리에 포함되는 하부 배선층 사이에 위치하는 상기 여유 영역에 상기 적어도 하나의 메모리 셀 스트링이 형성된 상기 반도체 구조체를 준비하는 단계인 것을 특징으로 하는 3차원 플래시 메모리의 제조 방법
|
| 9 |
9
제7항에 있어서, 상기 하부 워드라인 그룹은, 상기 상부 워드라인 그룹보다 큰 수평 크기를 갖는 것을 특징으로 하는 3차원 플래시 메모리의 제조 방법
|
| 10 |
10
제7항에 있어서, 상기 식각 공정을 동시에 수행하는 단계는, 상기 상부 워드라인 그룹에 포함되는 워드라인들이 적층된 단수 및 상기 하부 워드라인 그룹에 포함되는 워드라인들이 적층된 단수에 기초하여 반복 수행되는 것을 특징으로 하는 3차원 플래시 메모리의 제조 방법
|
