1 |
1
제1 컬럼에 대한 데이터 정보를 커패시터에 저장하고, 상기 커패시터에 저장된 상기 제1 컬럼에 대한 데이터 정보를 출력하는 제1 컬럼 데이터 저장부; 및상기 제1 컬럼과 인접한 제2 컬럼에 대한 데이터 정보를 커패시터에 저장하고, 상기 커패시터에 저장된 상기 제2 컬럼에 대한 데이터 정보를 출력하는 제2 컬럼 데이터 저장부를 포함하고,상기 제1 컬럼 데이터 저장부 및 상기 제2 컬럼 데이터 저장부의 커패시터에 각각 저장된 데이터 정보를 이용하여 마스크 처리를 수행하는 것이며,상기 제1 컬럼 데이터 저장부 및 상기 제2 컬럼 데이터 저장부를 연결하고, 스위칭 동작에 의해 상기 제1 컬럼 데이터 저장부에 저장된 데이터 정보와 상기 제2 컬럼 데이터 저장부에 저장된 데이터 정보를 연산하여 최종 출력하는 제11 스위치를 포함하고,상기 제1 컬럼 데이터 저장부는, 상기 제1 컬럼에 대한 리셋 신호 또는 시그널 신호를 인가하는 제1 컬럼 입력 단자; 상기 리셋 신호 또는 시그널 신호를 커패시터에 제공하기 위한 제1 스위치; 상기 리셋 신호에 대한 데이터를 저장하는 제1 리셋 신호 저장부; 및 상기 시그널 신호에 대한 데이터를 저장하는 제1 시그널 신호 저장부를 포함하며,상기 제1 리셋 신호 저장부는, 상기 제1 스위치와 연결되고, 상기 리셋 신호를 저장하는 제1 커패시터; 상기 제1 커패시터와 병렬로 연결된 제2 커패시터; 상기 제2 커패시터와 연결되고, 스위칭 동작에 의해 상기 제2 커패시터에 상기 리셋 신호를 제공하는 제2 스위치; 및 기준전압 입력단자와 연결되고, 스위칭 동작에 의해 상기 제1 커패시터와 상기 제2 커패시터에 기준전압을 제공하는 제3 스위치를 포함하는 스위치-커패시터를 이용한 이미지 마스크 처리 회로
|
2 |
2
제1항에 있어서,상기 제1 컬럼 데이터 저장부의 커패시터와 상기 제2 컬럼 데이터 저장부의 커패시터는 서로 대칭 되도록 형성되는 것인 스위치-커패시터를 이용한 이미지 마스크 처리 회로
|
3 |
3
삭제
|
4 |
4
삭제
|
5 |
5
제1항에 있어서, 상기 제1 시그널 신호 저장부는,상기 제1 스위치와 연결되고, 상기 시그널 신호를 저장하는 제3 커패시터;상기 제3 커패시터와 병렬로 연결된 제4 커패시터;상기 제4 커패시터와 연결되고, 스위칭 동작에 의해 상기 제4 커패시터에 상기 시그널 신호를 제공하는 제4 스위치; 및기준전압 입력단자와 연결되고, 스위칭 동작에 의해 상기 제3 커패시터와 상기 제4 커패시터에 기준전압을 제공하는 제5 스위치를 포함하는 스위치-커패시터를 이용한 이미지 마스크 처리 회로
|
6 |
6
제1항에 있어서, 상기 제2 컬럼 데이터 저장부는,상기 제2 컬럼에 대한 리셋 신호 또는 시그널 신호를 인가하는 제2 컬럼 입력 단자;상기 리셋 신호 또는 시그널 신호를 커패시터에 제공하기 위한 제6 스위치;상기 리셋 신호에 대한 데이터를 저장하는 제2 리셋 신호 저장부; 및상기 시그널 신호에 대한 데이터를 저장하는 제2 시그널 신호 저장부를 포함하는 스위치-커패시터를 이용한 이미지 마스크 처리 회로
|
7 |
7
제6항에 있어서, 상기 제2 리셋 신호 저장부는,상기 제6 스위치와 연결되고, 상기 리셋 신호를 저장하는 제5 커패시터;상기 제5 커패시터와 병렬로 연결된 제6 커패시터;상기 제6 커패시터와 연결되고, 스위칭 동작에 의해 상기 제6 커패시터에 상기 리셋 신호를 제공하는 제7 스위치; 및기준전압 입력단자와 연결되고, 스위칭 동작에 의해 상기 제5 커패시터와 상기 제6 커패시터에 기준전압을 제공하는 제8 스위치를 포함하는 스위치-커패시터를 이용한 이미지 마스크 처리 회로
|
8 |
8
제6항에 있어서, 상기 제2 시그널 신호 저장부는,상기 제6 스위치와 연결되고, 상기 시그널 신호를 저장하는 제7 커패시터;상기 제7 커패시터와 병렬로 연결된 제8 커패시터;상기 제8 커패시터와 연결되고, 스위칭 동작에 의해 상기 제8 커패시터에 상기 시그널 신호를 제공하는 제9 스위치; 및기준전압 입력단자와 연결되고, 스위칭 동작에 의해 상기 제7 커패시터와 상기 제8 커패시터에 기준전압을 제공하는 제10 스위치를 포함하는 스위치-커패시터를 이용한 이미지 마스크 처리 회로
|
9 |
9
삭제
|
10 |
10
n번째 로우(row)에 해당하는 제1 컬럼 및 상기 제1 컬럼에 인접한 제2 컬럼의 데이터 정보를 제1 컬럼 데이터 저장부의 커패시터 및 제2 컬럼 데이터 저장부의 커패시터에 각각 저장하는 단계(n은 1이상의 자연수);n+1번째 로우에 해당하는 제1 컬럼 및 상기 제2 컬럼의 데이터 정보를 상기 제1 컬럼 데이터 저장부의 커패시터 및 상기 제2 컬럼 데이터 저장부의 커패시터에 각각 저장하는 단계; 및상기 제1 컬럼 데이터 저장부의 커패시터와 상기 제2 컬럼 데이터 저장부의 커패시터에 각각 저장된 데이터 정보를 합산하여 마스크 처리를 수행하는 단계를 포함하되,상기 제1 컬럼 데이터 저장부 및 상기 제2 컬럼 데이터 저장부를 연결하고, 스위칭 동작에 의해 상기 제1 컬럼 데이터 저장부에 저장된 데이터 정보와 상기 제2 컬럼 데이터 저장부에 저장된 데이터 정보를 연산하여 최종 출력하는 스위치를 포함하고,상기 제1 컬럼 데이터 저장부는, 상기 제1 컬럼에 대한 리셋 신호 또는 시그널 신호를 인가하는 제1 컬럼 입력 단자; 상기 리셋 신호 또는 시그널 신호를 커패시터에 제공하기 위한 제1 스위치; 상기 리셋 신호에 대한 데이터를 저장하는 제1 리셋 신호 저장부; 및 상기 시그널 신호에 대한 데이터를 저장하는 제1 시그널 신호 저장부를 포함하며,상기 제1 리셋 신호 저장부는, 상기 제1 스위치와 연결되고, 상기 리셋 신호를 저장하는 제1 커패시터; 상기 제1 커패시터와 병렬로 연결된 제2 커패시터; 상기 제2 커패시터와 연결되고, 스위칭 동작에 의해 상기 제2 커패시터에 상기 리셋 신호를 제공하는 제2 스위치; 및 기준전압 입력단자와 연결되고, 스위칭 동작에 의해 상기 제1 커패시터와 상기 제2 커패시터에 기준전압을 제공하는 제3 스위치를 포함하는 스위치-커패시터를 이용한 이미지 마스크 처리방법
|
11 |
11
제10항에 있어서, 상기 n번째 로우에 해당하는 픽셀의 데이터 정보를 제1 컬럼 데이터 저장부의 커패시터에 저장하는 단계는,상기 n번째 로우에 제1 리셋 신호를 인가하고, 인가된 상기 제1 리셋 신호를 상기 제1 컬럼 데이터 저장부의 커패시터에 저장하는 단계; 및상기 n번째 로우에 제1 시그널 신호를 인가하고, 인가된 상기 제1 시그널 신호를 상기 제1 컬럼 데이터 저장부의 커패시터에 저장하는 단계를 포함하는 스위치-커패시터를 이용한 이미지 마스크 처리방법
|
12 |
12
제10항에 있어서, 상기 n+1번째 로우에 해당하는 픽셀의 데이터 정보를 제2 컬럼 데이터 저장부의 커패시터에 저장하는 단계는,상기 n+1번째 로우에 제2 리셋 신호를 인가하고, 인가된 상기 제2 리셋 신호를 상기 제2 컬럼 데이터 저장부의 커패시터에 저장하는 단계; 및상기 n+1번째 로우에 제2 시그널 신호를 인가하고, 인가된 상기 제2 시그널 신호를 상기 제2 컬럼 데이터 저장부의 커패시터에 저장하는 단계를 포함하는 스위치-커패시터를 이용한 이미지 마스크 처리방법
|