| 1 |
1
입력 클럭신호를 인버팅한 슬레이브용 반전클럭신호와 상기 슬레이브용 반전클럭신호를 인버팅한 슬레이브용 비반전클럭신호를 생성하고, 상기 슬레이브용 반전클럭신호를 지연시켜 마스터용 반전클럭신호를 생성하며, 상기 슬레이브용 비반전클럭신호를 지연시켜 마스터용 비반전클럭신호를 생성하는 클럭신호제공부;데이터 신호를 상기 마스터용 반전클럭신호와 상기 마스터용 비반전클럭신호를 이용하여 저장하는 마스터 래치; 및 상기 마스터 래치에 저장된 상기 데이터 신호의 상태값을 상기 슬레이브용 반전클럭신호와 상기 슬레이브용 비반전클럭신호를 이용하여 출력 신호로 전달하는 슬레이브 래치를 포함하고,상기 마스터 래치는, 상기 데이터 신호의 입력 노드와 상기 마스터 래치의 출력 노드 사이에, 순차로 직렬 연결된, 제1인버터, 제1전송게이트 및 제2인버터를 포함하고, 상기 제2인버터의 출력에 연결된 상기 마스터 래치의 출력 노드에서 상기 제2인버터의 입력 노드로, 피드백되도록 직렬 연결된, 제3인버터 및 제2전송게이트를 포함하며, 상기 제1전송게이트와 상기 제2전송게이트는 각각 상기 마스터용 반전클럭신호와 상기 마스터용 비반전클럭신호의 라이징 에지 타이밍에 각각의 신호를 통과시키도록 액티브되며, 상기 슬레이브 래치는, 상기 마스터 래치의 출력 노드와 상기 슬레이브 래치의 출력 노드 사이에, 순차로 직렬 연결된, 제3전송게이트, 제4인버터 및 제5인버터를 포함하고, 상기 제4인버터의 출력 노드에서 상기 제4인버터의 입력 노드로, 피드백되도록 직렬 연결된, 제6인버터 및 제4전송게이트를 포함하며, 상기 제3전송게이트와 상기 제4전송게이트는 각각 상기 슬레이브용 비반전클럭신호와 상기 슬레이브용 반전클럭신호의 라이징 에지 타이밍에 각각의 신호를 통과시키도록 액티브되고,상기 슬레이브용 비반전클럭신호의 라이징 에지의 시각에서 상기 데이터 신호의 라이징 에지의 시각을 뺀 값으로 결정되는 셋업 타임이, 0보다 작은 경우에도 D 플립플롭으로 작동시키기 위한 것으로서, 상기 슬레이브용 비반전클럭신호 보다 지연된 상기 마스터용 비반전클럭신호의 라이징 에지 이전의 상기 데이터 신호의 상태값을 상기 마스터 래치에 저장하고 상기 출력 신호로 전달하는, 플립플롭
|
| 2 |
2
제1항에 있어서,상기 마스터 래치는, 상기 마스터용 비반전클럭신호의 라이징 에지 이전의 상기 데이터 신호의 상태값을 상기 마스터 래치의 출력에 저장하고,상기 마스터용 비반전클럭신호가 로직 하이에서, 상기 슬레이브 래치는 상기 마스터 래치의 출력의 상태값을 상기 슬레이브 래치의 출력으로 전달하는 플립플롭
|
| 3 |
3
삭제
|
| 4 |
4
삭제
|
| 5 |
5
제1항에 있어서,상기 클럭신호제공부는,상기 마스터용 반전클럭신호 및 상기 마스터용 비반전클럭신호를 생성하기 위하여, 직렬 연결된 2 이상의 복수의 인버터를 이용하는 로직 회로를 포함하는 플립플롭
|
| 6 |
6
삭제
|
| 7 |
7
삭제
|
| 8 |
8
입력 클럭신호를 인버팅한 슬레이브용 반전클럭신호와 상기 슬레이브용 반전클럭신호를 인버팅한 슬레이브용 비반전클럭신호를 생성하는 단계;상기 슬레이브용 반전클럭신호를 지연시켜 마스터용 반전클럭신호를 생성하는 단계;상기 슬레이브용 비반전클럭신호를 지연시켜 마스터용 비반전클럭신호를 생성하는 단계;마스터 래치에서 데이터 신호를 상기 마스터용 반전클럭신호와 상기 마스터용 비반전클럭신호를 이용하여 저장하는 단계; 및 슬레이브 래치에서 상기 마스터 래치에 저장된 상기 데이터 신호의 상태값을 상기 슬레이브용 반전클럭신호와 상기 슬레이브용 비반전클럭신호를 이용하여 출력 신호로 전달하는 단계를 포함하고,상기 마스터 래치는, 상기 데이터 신호의 입력 노드와 상기 마스터 래치의 출력 노드 사이에, 순차로 직렬 연결된, 제1인버터, 제1전송게이트 및 제2인버터를 포함하고, 상기 제2인버터의 출력에 연결된 상기 마스터 래치의 출력 노드에서 상기 제2인버터의 입력 노드로, 피드백되도록 직렬 연결된, 제3인버터 및 제2전송게이트를 포함하며, 상기 제1전송게이트와 상기 제2전송게이트는 각각 상기 마스터용 반전클럭신호와 상기 마스터용 비반전클럭신호의 라이징 에지 타이밍에 각각의 신호를 통과시키도록 액티브되며, 상기 슬레이브 래치는, 상기 마스터 래치의 출력 노드와 상기 슬레이브 래치의 출력 노드 사이에, 순차로 직렬 연결된, 제3전송게이트, 제4인버터 및 제5인버터를 포함하고, 상기 제4인버터의 출력 노드에서 상기 제4인버터의 입력 노드로, 피드백되도록 직렬 연결된, 제6인버터 및 제4전송게이트를 포함하며, 상기 제3전송게이트와 상기 제4전송게이트는 각각 상기 슬레이브용 비반전클럭신호와 상기 슬레이브용 반전클럭신호의 라이징 에지 타이밍에 각각의 신호를 통과시키도록 액티브되고,상기 슬레이브용 비반전클럭신호의 라이징 에지의 시각에서 상기 데이터 신호의 라이징 에지의 시각을 뺀 값으로 결정되는 셋업 타임이, 0보다 작은 경우에도 D 플립플롭으로 작동시키기 위한 것으로서, 상기 슬레이브용 비반전클럭신호 보다 지연된 상기 마스터용 비반전클럭신호의 라이징 에지 이전의 상기 데이터 신호의 상태값을 상기 마스터 래치에 저장하고 상기 출력 신호로 전달하는, 플립플롭의 동작 방법
|
