| 1 |
1
마스터 래치(110), 상기 마스터 래치(110)에 연결되는 슬레이브 래치(120), 상기 슬레이브 래치(120)에 연결되는 센싱 회로(130) - 상기 센싱 회로(130)는 데이터의 저장을 위한 제1 MTJ(Magnetic Tunnel Junction)(111)와 제2 MTJ(112)를 포함함 - 및 데이터의 쓰기를 수행하는 데이터 쓰기 회로(140)로 구성된 비휘발성 플립플롭의 데이터 복원 모드에서의 동작 방법에 있어서,상기 센싱 회로(130)에 제1 전압(VDD)을 인가하고, 상기 제1 전압(VDD)이 상기 제1 MTJ(111)의 하단 노드에 연결된 제1 NMOS(N채널 MOSFET)(113)와 상기 제2 MTJ(112)의 하단 노드에 연결된 제2 NMOS(114)의 게이트에 인가되도록 하여, 상기 제1 NMOS(113)와 상기 제2 NMOS(114)의 게이트 전압을 상기 제1 전압(VDD)으로 변화시킴으로써, 상기 제1 NMOS(113)의 게이트에 연결된 제1 커패시터(115)와 상기 제2 NMOS(114)의 게이트에 연결된 제2 커패시터(116)를 제1 전압(VDD)으로 충전하는 프리차지(precharge) 단계;상기 센싱 회로(130)에 상기 제1 전압(VDD)의 인가를 중단하고, 상기 제1 NMOS(113)의 게이트와 상기 제1 NMOS(113)의 드레인 간의 연결을 통해 상기 제1 NMOS(113)가 다이오드 연결 구성(diode-connected configuration)이 되도록 하고, 상기 제2 NMOS(114)의 게이트와 상기 제2 NMOS(114)의 드레인 간의 연결을 통해 상기 제2 NMOS(114)가 다이오드 연결 구성이 되도록 하여, 상기 제1 커패시터(115)와 상기 제2 커패시터(116)를 방전시키고, 상기 제1 커패시터(115)와 상기 제2 커패시터(116)의 방전에 의해 상기 제1 커패시터(115)와 상기 제2 커패시터(116)의 충전 전압이 상기 제1 NMOS(113)와 상기 제2 NMOS(114)의 문턱 전압(Vth)에 도달하도록 함으로써, 상기 문턱 전압(Vth)의 미스매치로 인해 발생되는 오프셋(offset)을 제거하는 오프셋 캔슬링 단계;상기 제1 MTJ(111)의 하단 노드가 상기 제2 커패시터(116)에 연결되도록 하고, 상기 제2 MTJ(112)의 하단 노드가 상기 제1 커패시터(115)에 연결되도록 하며, 상기 제1 MTJ(111)의 하단 노드에 대한 제1 출력 전압(VOUTB)과 상기 제2 MTJ(112)의 하단 노드에 대한 제2 출력 전압(VOUT)이 그라운드(GND)의 전위를 갖도록 함으로써, 상기 제1 출력 전압(VOUTB)과 상기 제2 출력 전압(VOUT)이 그라운드(GND)로 충전 - 상기 제1 커패시터(115)와 상기 제2 커패시터(116)의 충전 전압은 상기 문턱 전압(Vth)으로 유지됨 - 되도록 하는 리-프리차지(Re-precharge) 단계; 및상기 센싱 회로(130)에 상기 제1 전압(VDD)을 인가하여, 상기 제1 출력 전압(VOUTB)이 상기 제2 커패시터(116)에 의한 capacitive coupling에 의해 상기 제2 NMOS(114)의 게이트에 전달되도록 하고, 상기 제2 출력 전압(VOUT)이 상기 제1 커패시터(115)에 의한 capacitive coupling에 의해 상기 제1 NMOS(113)의 게이트에 전달되도록 함으로써, 상기 제1 출력 전압(VOUTB)과 상기 제2 출력 전압(VOUT) 간의 차이를 발생시키는 비교 단계를 포함하고,상기 오프셋 캔슬링 단계는상기 제1 MTJ(111)의 상단 노드에 연결된 제1 보조 NMOS(117)와 상기 제2 MTJ(112)의 상단 노드에 연결된 제2 보조 NMOS(118)를 오프시킴으로써, 상기 제1 MTJ(111)와 상기 제2 MTJ(112) 간의 연결을 차단하되, 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)의 게이트에 제어 전압(VDDH)을 인가하도록 구성된 전압 제어부(119)를 통해 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)에 인가되는 상기 제어 전압(VDDH)의 크기를 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)의 보조 문턱 전압(Vsubth)보다 낮게 조정함으로써, 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)를 오프시키는 것을 특징으로 하는 비휘발성 플립플롭의 데이터 복원 모드에서의 동작 방법
|
