| 1 |
1
기판;상기 기판의 상부에 배치된 소스 전극;상기 기판의 상부에, 상기 소스 전극과 이격되어 배치된 드레인 전극;상기 소스 전극 및 상기 드레인 전극의 상부면에 각각 배치되는 제1 절연막;상기 제1 절연막 중 일부가 노출되도록 상기 제1 절연막의 상부면에 배치되는 제2 절연막; 및상기 제1 절연막과 상기 제2 절연막 중 적어도 어느 하나의 상부면의 적어도 일부에 배치되는 게이트 전극을 포함하는 반도체 기반 전계 효과 트랜지스터
|
| 2 |
2
제 1항에 있어서,상기 제1 절연막은, high k 유전막이고, 상기 제2 절연막은 실리콘 질화막, SiON, 실리콘 산화막, BCB 및 다공성 실리카 박막 중 적어도 하나를 포함하는 반도체 기반 전계 효과 트랜지스터
|
| 3 |
3
제 1항에 있어서,상기 제1 절연막은,상기 소스 전극의 상부면에 배치되는 제1-1 절연막 및 상기 드레인 전극의 상부면에 배치되면서 상기 제1-1 절연막과 분리되어 형성된 제1-2 절연막을 포함하고,상기 제2 절연막은,상기 제1-1 절연막의 상부면 중 일부가 노출되도록 상기 제1-1 절연막의 상부면에 배치되는 제2-1 절연막 및 상기 제1-2 절연막의 상부면 중 일부가 노출되도록 상기 제1-2 절연막의 상부면에 배치되는 제2-2 절연막을 포함하는 반도체 기반 전계 효과 트랜지스터
|
| 4 |
4
제 3항에 있어서, 상기 제1-1 절연막의 상부면 중 노출된 부분 또는 상기 제1-2 절연막의 상부면 중 노출된 부분의, 상기 드레인 전극으로부터 상기 소스 전극을 향하는 방향으로의 길이는 50nm 내지 300nm인 반도체 기반 전계 효과 트랜지스터
|
| 5 |
5
제 1항에 있어서,상기 제1 절연막의 두께는 상기 제2 절연막의 두께 보다 작거나 동일한 반도체 기반 전계 효과 트랜지스터
|
| 6 |
6
제 5항에 있어서,상기 제1 절연막 및 상기 제2 절연막은 동일한 유전막인 질화물 반도체 기반 전계 효과 트랜지스터
|
| 7 |
7
질화물계 반도체 기반 베리어층 및 채널층을 포함하는 반도체 기판을 제작하는 단계;상기 기판 상에 오믹 금속 증착 및 급속 열 처리 공정을 수행하여, 상기 기판 상에 소스 및 드레인 전극을 형성하는 단계;상기 소스 및 드레인 전극이 형성된 기판 상에, 제1 절연막 및 제2 절연막을 순차적으로 증착하는 단계;상기 소스와 드레인 전극 사이의 지정된 영역 상에 미세 게이트 다리 영역을 오픈하는 리소그라피 공정을 수행하는 단계;제1 미세 패턴을 제1 식각 마스크로 이용하여, 상기 제2 절연막이 측면 방향으로 식각되도록 등방성 식각공정을 수행하고, 제2 미세 패턴을 제2 식각 마스크로 이용하여, 상기 제1 절연막에 대해 비등방성 식각 공정을 수행하여, 계단형 절연막 패턴을 형성하는 단계; 및상기 계단형 절연막 패턴 상의 게이트 전극과 연결된 전계 전극을 포함하는 게이트 전극 형성을 위한 리소그라피 공정을 수행하는 단계;감광막 패턴을 이용하여, 상기 계단형 절연막 패턴에 상기 게이트 전극용 다층의 금속을 증착하고, 리프트-오프 공정을 수행하여 계단형 전계 전극을 포함하는 게이트 전극을 형성시키는 단계를 포함하며, 상기 계단형 전계 전극은 상기 게이트 전극과 연결되는 반도체 기반 전계 효과 트랜지스터의 제조 방법
|
| 8 |
8
제 7항에 있어서,상기 제1 절연막은 high k 유전막이고, 상기 제2 절연막은 실리콘 질화막, SiON, 실리콘 산화막, BCB, 및 다공성 실리카 박막 중 적어도 하나를 포함하는 반도체 기반 전계 효과 트랜지스터의 제조 방법
|
| 9 |
9
제 7항에 있어서,상기 제1 절연막 및 상기 제2 절연막은, 동일한 유전막이며,상기 제1 절연막 및 상기 제2 절연막은, Al2O3, 실리콘 질화물, 실리콘 산화물, HfO2, BCB 및 다공성 실리카 박막 중 적어도 하나를 포함하는, 반도체 기반 전계 효과 트랜지스터의 제조 방법
|
| 10 |
10
제 7항에 있어서, 상기 제1 절연막에 대한 상기 비등방성 식각 공정은,유도 결합 플라즈마(ICP; INDUCTIVE COUPLED PLASMA) 장비에 의한 건식 식각 공정 또는 BOE 용액을 이용한 습식 식각 공정을 포함하는 반도체 기반 전계 효과 트랜지스터의 제조 방법
|
| 11 |
11
제 7항에 있어서, 상기 제2 절연막이 측면 방향으로 식각되도록 하는 상기 등방성 식각 공정은,반응성 이온 에칭(RIE; reactive ion etching) 또는 자기 강화 반응성 이온 에칭(MERIE; magnetically enchanced reactive ion etching) 장비에 의해 수행되는 반도체 기반 전계 효과 트랜지스터의 제조 방법
|
| 12 |
12
제 7항에 있어서, 상기 반도체 기판 상에 성장된 에피층의 표면에 질화갈륨 캡층을 성장시키는 단계를 더 포함하는 반도체 기반 전계 효과 트랜지스터의 제조 방법
|
