| 1 |
1
구동 신호를 수신하고, 상기 구동 신호에 응답하여 피사체로부터 반사되는 광 신호를 센싱하며, 내부 지연 인자로 인한 상기 구동 신호의 지연을 나타내는 픽셀 클럭 신호들을 출력하는 픽셀 어레이;기준 클럭 신호를 제공하는 기준 클럭 제공 회로; 및상기 픽셀 클럭 신호들과 상기 기준 클럭 신호를 수신하고, 상기 픽셀 클럭 신호들과 상기 기준 클럭 신호 간의 지연 시간들을 아날로그 값들로 변환하는 시간 아날로그 변환 회로;를 포함하는 이미지 센서;
|
| 2 |
2
제 1 항에 있어서,상기 시간 아날로그 변환 회로는 상기 픽셀 어레이의 컬럼 신호 라인들과 일대일로 대응되어 연결되는 시간 아날로그 변환기들을 포함하는 이미지 센서
|
| 3 |
3
제 2 항에 있어서, 상기 시간 아날로그 변환기들 각각은, 상기 픽셀 클럭 신호와 상기 기준 클럭 신호를 논리 연산하여 스트로브(strobe) 신호를 생성하는 로직 회로; 및상기 스트로브 신호에 응답하여 전류를 공급하는 전류 소스원; 및상기 전류에 의해 전하를 충전하는 충전 펌프;를 포함하는 이미지 센서
|
| 4 |
4
제 3 항에 있어서,상기 로직 회로는 상기 픽셀 클럭 신호와 상기 기준 클럭 신호 간의 상기 지연 시간 동안 상기 스트로브 신호를 인에이블시키는 이미지 센서
|
| 5 |
5
제 1 항에 있어서,상기 아날로그 값들을 디지털 값으로 변환하는 아날로그 디지털 변환 회로;를 더 포함하는 이미지 센서
|
| 6 |
6
제 1 항에 있어서, 상기 구동 신호를 상기 픽셀 어레이에 전달하는 제1 밸런스 트리 회로;를 더 포함하는 이미지 센서
|
| 7 |
7
제 1 항에 있어서,상기 기준 클럭 제공 회로는 상기 구동 신호를 지연시켜 상기 기준 클럭 신호를 생성하는 지연 셀을 포함하는 이미지 센서
|
| 8 |
8
제 7 항에 있어서,상기 지연 셀의 지연 양은 제어 가능하도록 설정되는 이미지 센서
|
| 9 |
9
제 7 항에 있어서,상기 기준 클럭 신호를 상기 시간 아날로그 변환 회로의 시간 아날로그 변환기들 각각에 전달하는 제2 밸런스 트리 회로;를 더 포함하는 이미지 센서
|
| 10 |
10
일정 주파수를 가지는 광 신호를 피사체로 방출하는 광 방출기;구동 신호를 수신하고, 상기 구동 신호에 응답하여 상기 피사체로부터 반사되는 광 신호를 센싱하며, 내부 지연 인자로 인한 상기 구동 신호의 지연을 보상하기 위한 보정 데이터를 생성하는 이미지 센서; 및상기 광 신호와 상기 반사되는 광 신호의 위상 차이에 기초하여 깊이 영상을 획득하고, 상기 보정 데이터에 기초하여 상기 깊이 영상의 깊이 값들을 보상함으로써 보상된 깊이 영상을 생성하는 프로세서;를 포함하는 이미지 처리 장치
|
| 11 |
11
제 10 항에 있어서, 상기 이미지 센서는, 상기 구동 신호를 수신하고, 상기 구동 신호에 응답하여 피사체로부터 반사되는 광 신호를 센싱하며, 상기 내부 지연 인자로 인한 상기 구동 신호의 지연을 나타내는 픽셀 클럭 신호들을 출력하는 픽셀 어레이;기준 클럭 신호를 제공하는 기준 클럭 제공 회로; 및상기 픽셀 클럭 신호들과 상기 기준 클럭 신호를 수신하고, 상기 픽셀 클럭 신호들과 상기 기준 클럭 신호 간의 지연 시간들을 아날로그 값들로 변환하는 시간 아날로그 변환 회로;를 포함하는 이미지 처리 장치
|
| 12 |
12
제 11 항에 있어서,상기 시간 아날로그 변환 회로는 상기 픽셀 어레이의 컬럼 신호 라인들과 일대일로 대응되어 연결되는 시간 아날로그 변환기들을 포함하는 이미지 처리 장치
|
| 13 |
13
제 12 항에 있어서, 상기 시간 아날로그 변환기들 각각은, 상기 픽셀 클럭 신호와 상기 기준 클럭 신호를 논리 연산하여 스트로브(strobe) 신호를 생성하는 로직 회로; 및상기 스트로브 신호에 응답하여 전류를 공급하는 전류 소스원; 및상기 전류에 의해 전하를 충전하는 충전 펌프;를 포함하는 이미지 처리 장치
|
| 14 |
14
제 13 항에 있어서,상기 로직 회로는 상기 픽셀 클럭 신호와 상기 기준 클럭 신호 간의 상기 지연 시간 동안 상기 스트로브 신호를 인에이블시키는 이미지 처리 장치
|
| 15 |
15
제 11 항에 있어서,상기 아날로그 값들을 디지털 값으로 변환하는 아날로그 디지털 변환 회로;를 더 포함하는 이미지 처리 장치
|
| 16 |
16
제 11 항에 있어서, 상기 구동 신호를 상기 픽셀 어레이에 전달하는 제1 밸런스 트리 회로;를 더 포함하는 이미지 처리 장치
|
| 17 |
17
제 11 항에 있어서,상기 기준 클럭 제공 회로는 상기 구동 신호를 지연시켜 상기 기준 클럭 신호를 생성하는 지연 셀을 포함하는 이미지 처리 장치
|
| 18 |
18
제 17 항에 있어서,상기 지연 셀의 지연 양은 제어 가능하도록 설정되는 이미지 처리 장치
|
| 19 |
19
제 17 항에 있어서,상기 기준 클럭 신호를 상기 시간 아날로그 변환 회로의 시간 아날로그 변환기들 각각에 전달하는 제2 밸런스 트리 회로;를 더 포함하는 이미지 처리 장치
|
