| 1 |
1
삭제
|
| 2 |
2
삭제
|
| 3 |
3
삭제
|
| 4 |
4
삭제
|
| 5 |
5
삭제
|
| 6 |
6
삭제
|
| 7 |
7
반도체 기판 상부에 p-타입 필라 및 상기 p-타입 필라를 포함하는 전체 상부에 n- 타입 필라를 형성하는 단계;상기 n-타입 필라를 식각하여 상기 p-타입 필라 상측을 노출시키는 트렌치를 형성하는 단계;상기 트렌치 저부에 일정 두께의 p-타입 폴리실리콘층을 증착하는 단계;상기 트렌치 양측에 스페이서 형태의 게이트 패턴을 형성하는 단계; 및상기 게이트 패턴들 사이의 상기 트렌치 내에 금속층을 매립하는 단계를 포함하는 것을 특징으로 하는 MOSFET 소자의 제조 방법
|
| 8 |
8
제7 항에 있어서,상기 반도체 기판은 n-타입 기판이며, 하부에 금속층을 더 포함하는 것을 특징으로 하는 MOSFET 소자의 제조 방법
|
| 9 |
9
제7 항에 있어서, 상기 p-타입 필라 및 n-타입 필라를 형성하는 단계는 에피텍셜 성장 기법으로 진행하는 것을 특징으로 하는 MOSFET 소자의 제조 방법
|
| 10 |
10
제7 항에 있어서, 상기 n-타입 필라 상부에 더블 디퓨젼 이온 주입 공정을 진행하여 n-타입 영역 및 p-타입 영역을 형성하는 것을 특징으로 하는 MOSFET 소자의 제조 방법
|
| 11 |
11
제7 항에 있어서, 상기 p-타입 폴리실리콘층을 증착하는 단계 이전에, 상기 트렌치 저부에 p-타입 필라와 접촉하는 쉴딩 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 MOSFET 소자의 제조 방법
|
| 12 |
12
제10 항에 있어서, 상기 게이트 패턴을 형성하는 단계는상기 트렌치를 포함하는 전체 표면에 제1 게이트 산화막을 증착하는 단계;상기 제1 게이트 산화막을 표면에 게이트 물질을 형성하는 단계;등방석 식각 공정으로 상기 게이트 물질을 식각하여 상기 트렌치 내벽에 게이트 패턴을 형성하는 단계;상기 게이트 패턴이 형성된 상기 트렌치를 포함하는 전체 표면에 제2 게이트 산화막을 증착하는 단계; 및 상기 트렌치 저부 및 상기 p-타입 영역 표면에 형성된 상기 제2 게이트 산화막을 제거하는 단계를 포함하는 것을 특징으로 하는 MOSFET 소자의 제조 방법
|
| 13 |
13
제7항 내지 제12항 중 어느 한항에 따른 제조 방법에 의해 제조되는 MOSFET 소자
|
| 14 |
14
제13항에 있어서, 제1 금속층을 포함하는 반도체 기판;상기 반도체 기판 상부에 형성된 p-타입 필라;상기 p-타입 필라 양측에 상기 p-타입 필라와 접촉하며, 상측이 상기 p-타입 필라 상측에 비해 높은 위치에 형성된 n-타입 필라;상기 p-타입 필라 상에 형성된 p-타입 폴리실리콘층;상기 p-타입 필라 및 상기 p-타입 폴리실리콘층 사이에 형성된 p-타입 쉴딩(Shieding) 패턴;상기 p-타입 폴리실리콘층 양측 에지부 상부에 형성된 제1 및 제2 게이트 패턴; 상기 제1 및 제2 게이트 패턴 외측에 형성된 게이트 산화막; 및상기 제1 및 제2 게이트 패턴들 사이에 매립되며, 상기 p-타입 필라와 접촉하는 제2 금속층을 포함하는 것을 특징으로 하는 MOSFET 소자
|
| 15 |
15
제14항에 있어서,상기 제1 금속층은 드레인(Drain) 금속 라인이며, 제2 금속층은 소스(Source) 금속 라인인 것을 특징으로 하는 MOSFET 소자
|
