1 |
1
차동 입력 신호의 각 성분에 기초하여 제1 쿼드러쳐(quadrature) 신호 및 제2 쿼드러쳐 신호를 생성하는 쿼드러쳐 신호 발생기; 및상기 제1 쿼드러쳐 신호 및 상기 제2 쿼드러쳐 신호를 하향 변환(down conversion)시키는 스위칭 스테이지를 포함하는 더블 쿼드러쳐 수신기
|
2 |
2
제1항에 있어서,상기 차동 입력 신호를 증폭하여 상기 쿼드러쳐 신호 발생기로 출력하는 제1 증폭기; 및상기 스위칭 스테이지의 출력 신호를 전압 신호로 변환하여 출력하는 제2 증폭기를 더 포함하는 더블 쿼드러쳐 수신기
|
3 |
3
제2항에 있어서,상기 제1 증폭기, 상기 쿼드러쳐 신호 발생기, 및 상기 제2 증폭기는 공급 전압 및 바이어스(bias) 전류 중 적어도 하나를 공유하는 더블 쿼드러쳐 수신기
|
4 |
4
제1항에 있어서,상기 쿼드러쳐 신호 발생기는,상기 차동 입력 신호의 제1 성분에 기초하여 상기 제1 쿼드러쳐 신호를 생성하는 제1 쿼드러쳐 신호 발생기; 및상기 차동 입력 신호의 제2 성분에 기초하여 상기 제2 쿼드러쳐 신호를 생성하는 제2 쿼드러쳐 신호 발생기를 포함하는 더블 쿼드러쳐 수신기
|
5 |
5
제2항에 있어서,상기 제1 증폭기는,저잡음 증폭기(LNA) 또는 저잡음 트랜스컨덕턴스 증폭기(LNTA)를 포함하는 더블 쿼드러쳐 수신기
|
6 |
6
제2항에 있어서,상기 제2 증폭기는,배이스밴드 트랜스임피던스 증폭기(baseband TIA)를 포함하는 더블 쿼드러쳐 수신기
|
7 |
7
제4항에 있어서,상기 제1 쿼드러쳐 신호 발생기는, 및 상기 제2 쿼드러처 신호 발생기 각각은,인-페이즈(in-phase) 신호 발생기 및 쿼드러쳐-페이즈(quadrature-phase) 신호 발생기를 포함하는 더블 쿼드러쳐 수신기
|
8 |
8
제7항에 있어서,인-페이즈 신호 발생기는,일단이 접지된 저항 소자;상기 저항 소자의 타단에 게이트(gate)가 접속되는 NMOS(N type Metal Oxide Semiconductor) FET(field-effect transistor); 및상기 저항 소자의 타단 및 상기 NMOS FET의 게이트에 일단이 접속되고, 타단이 상기 NMOS FET의 소스(source)에 접속되는 커패시터를 포함하는 더블 쿼드러쳐 수신기
|
9 |
9
제7항에 있어서,쿼드러쳐-페이즈 신호 발생기는,일단이 접지된 커패시터;상기 커패시터의 타단에 게이트가- 접속되는 NMOS FET; 및상기 커패시터의 타단 및 상기 NMOS FET의 게이트에 일단이 접속되고, 타단이 상기 NMOS FET의 소스에 접속되는 저항 소자를 포함하는 더블 쿼드러쳐 수신기
|
10 |
10
제7항에 있어서,상기 인-페이즈 신호 발생기의 NMOS FET의 소스와 상기 쿼드러쳐-페이즈 신호 발생기의 NMOS FET의 소스가 접속하는 더블 쿼드러쳐 수신기
|
11 |
11
제2항에 있어서,상기 제2 증폭기는,인-페이즈 신호를 증폭하는 인-페이즈 신호 증폭기; 및쿼드러쳐-페이즈 신호를 증폭하는 쿼드러쳐-페이즈 증폭기를 포함하는 더블 쿼드러쳐 수신기
|
12 |
12
제1항에 있어서,상기 스위칭 스테이지는,더블 쿼드러쳐 기능을 수행하는 쿼드러쳐 국부 발진기(quadrature local oscillator)를 포함하는 더블 쿼드러쳐 수신기
|