1 |
1
입력단자와 출력단자 사이에 저항과 커패시턴스로 부(負)귀환되고, 트랜지스터 구조를 갖는 전하 증폭(charge sensitive amplifier) 방식의 증폭부와,소정의 입력신호에 대해 상기 증폭부와 동일한 출력신호를 출력하도록 마련된 복제 증폭부와,상기 복제 증폭부의 출력신호의 변화에 따라 상기 증폭부의 이득 대역폭 곱(Gain Bandwidth product, GBW)을 조절하여 상기 출력신호의 변화를 보상하는 자가 보상부를 포함하는자가 보상 증폭 장치
|
2 |
2
제 1 항에 있어서,상기 증폭부는, p형 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)와 NPN형 BJT(Bipolar Junction Transistor)가 결합된 양극성 CMOS(bipolar junction transistor and Complementary Metal Oxide Semiconductor) 트랜지스터 구조를 갖는자가 보상 증폭 장치
|
3 |
3
제 1 항에 있어서, 상기 자가 보상부는, 상기 출력신호의 변화에 따라 상기 복제 증폭부의 이득 대역폭 곱을 조절하는자가 보상 증폭 장치
|
4 |
4
제 1 항에 있어서, 상기 자가 보상부는, 상기 출력신호의 진폭이 감소할 경우에 상기 증폭부의 바이어스 전류가 증가되도록 하는자가 보상 증폭 장치
|
5 |
5
제 4 항에 있어서,상기 자가 보상부는,상기 출력신호의 진폭에 대응하는 수의 펄스를 출력하는 비교기와,상기 비교기의 출력 펄스를 한 펄스씩 이동시키는 시프트 레지스터와,상기 시프트 레지스터의 출력 펄스를 개별 지연시켜 상기 출력 펄스의 수에 대응하는 스위칭 신호를 출력하는 펄스 지연기와,복수의 스위치 중 상기 스위칭 신호에 의해 스위칭된 스위치의 개수 증가 또는 감소에 따라 감소 또는 증가되는 구동 전압(VBE)을 상기 증폭부에 공급하는 전류 조절기를 포함하는자가 보상 증폭 장치
|
6 |
6
제 1 항에 있어서,상기 자가 보상부는, 상기 증폭부 또는 상기 복제 증폭부의 출력신호의 진폭이 감소할 경우에 상기 증폭부의 입력단자와 출력단자 사이의 총 커패시턴스가 감소되도록 하는자가 보상 증폭 장치
|
7 |
7
제 6 항에 있어서, 상기 증폭부는,복수의 커플링 커패시턴스와,상기 복수의 커플링 커패시턴스와 일대일 대응하고, 상기 복수의 커플링 커패시턴스와 각각 쌍을 이루어서, 스위칭 동작에 의해 상기 복수의 커플링 커패시터 중 적어도 일부에 의해 상기 총 커패시턴스가 결정되도록 하는 복수의 스위칭 소자를 포함하고,상기 자가 보상부는, 상기 출력신호의 진폭에 해당하는 수의 펄스를 출력하는 비교기와,상기 비교기의 출력 펄스를 한 펄스씩 이동시키는 시프트 레지스터와,상기 시프트 레지스터의 출력 펄스를 개별 지연시켜 상기 출력 펄스의 수에 대응하는 스위칭 신호를 상기 복수의 스위칭 소자에 공급하는 펄스 지연기를 포함하는자가 보상 증폭 장치
|