맞춤기술찾기

이전대상기술

메모리 소자 및 그 제조 방법

  • 기술번호 : KST2021005406
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 메모리 소자에 관한 것으로, 더욱 상세하게는, 기판; 상기 기판 상에 제공되며, 교대로 적층된 절연층들 및 하부 전극들을 포함하는 복수의 수직 구조체들, 상기 수직 구조체들은 상기 기판의 상면과 평행한 제1 방향 및 상기 제1 방향과 교차하는 제2 방향으로 정렬되고; 상기 수직 구조체들 각각의 상면 및 측면들 상에 제공되는 상부 전극; 및 상기 상부 전극 및 상기 수직 구조체들 사이에 배치되며, 상기 수직 구조체들 각각의 상면 및 측면들을 덮는 제1 유전층을 포함하되, 상기 제1 유전층은 강유전 물질을 포함할 수 있다.
Int. CL H01L 27/11514 (2017.01.01) H01L 27/11507 (2017.01.01)
CPC
출원번호/일자 1020200058889 (2020.05.18)
출원인 한국전자통신연구원, 건국대학교 산학협력단, 경희대학교 산학협력단
등록번호/일자
공개번호/일자 10-2021-0054438 (2021.05.13) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보 대한민국  |   1020190140499   |   2019.11.05
법적상태 공개
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2020.11.12)
심사청구항수 16

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구
2 건국대학교 산학협력단 대한민국 서울특별시 광진구
3 경희대학교 산학협력단 대한민국 경기도 용인시 기흥구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 문승언 대전광역시 유성구
2 박배호 서울특별시 강남구
3 윤성민 경기도 수원시 영통구
4 강승열 대전광역시 유성구
5 김정훈 대전광역시 유성구
6 우지용 대전광역시 서구
7 임종필 대전광역시 유성구
8 윤찬수 부산광역시 동래구
9 전지훈 서울특별시 광진구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인 고려 대한민국 서울특별시 강남구 테헤란로 *길 ** *층(역삼동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2020.05.18 수리 (Accepted) 1-1-2020-0496702-60
2 [심사청구]심사청구서·우선심사신청서
2020.11.12 수리 (Accepted) 1-1-2020-1210740-90
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
기판;상기 기판 상에 제공되며, 교대로 적층된 절연층들 및 하부 전극들을 포함하는 복수의 수직 구조체들, 상기 수직 구조체들은 상기 기판의 상면과 평행한 제1 방향 및 상기 제1 방향과 교차하는 제2 방향으로 정렬되고;상기 수직 구조체들 각각의 상면 및 측면들 상에 제공되는 상부 전극; 및상기 상부 전극 및 상기 수직 구조체들 사이에 배치되며, 상기 수직 구조체들 각각의 상면 및 측면들을 덮는 제1 유전층을 포함하되,상기 제1 유전층은 강유전 물질을 포함하는 메모리 소자
2 2
제1 항에 있어서,상기 수직 구조체들 각각의 상기 측면들은 제1 측면 및 상기 제1 측면과 마주보는 제2 측면을 갖되,상기 제1 유전층은 상기 수직 구조체들 각각의 상면으로부터 상기 제1 측면 및 상기 제2 측면 상으로 연장되어, 상기 제1 측면 및 상기 제2 측면과 접촉하는 메모리 소자
3 3
제2 항에 있어서,상기 상부 전극은 상기 수직 구조체들 각각의 상면 상에 제공되는 제1 부분, 상기 제1 부분과 연결되고 상기 제1 측면 상에 제공되는 제2 부분, 및 상기 제1 부분과 연결되고 상기 제2 측면 상에 제공되는 제3 부분을 포함하되,상기 제2 부분 및 상기 제3 부분은 상기 제1 측면 및 상기 제2 측면과 각각 평행하게 연장되는 메모리 소자
4 4
제1 항에 있어서,상기 강유전 물질은 티탄산 지르콘산 납(Pb(Zr1-yTiy)O3), 비스무스 페라이트(BiFeO3), 티탄산 납(PbTiO3), 하프늄 산화물(HfO2), 또는 타이타늄산 바륨(BaTiO3)을 포함하는 메모리 소자
5 5
제1 항에 있어서,상기 기판 상에 제공되는 제2 유전층을 더 포함하되,상기 제2 유전층은 상기 수직 구조체들 각각의 하면 및 상기 기판 사이로 연장되는 메모리 소자
6 6
제5 항에 있어서,상기 수직 구조체들의 상면은 상기 제1 유전층으로 덮히고, 상기 수직 구조체들의 하면은 상기 제2 유전층으로 덮히는 메모리 소자
7 7
제1 항에 있어서상기 상부 전극은 상기 하부 전극과 다른 물질을 포함하는 메모리 소자
8 8
제7 항에 있어서,상기 상부 전극 및 상기 하부 전극들은 전도성 산화물 또는 금속을 포함하는 메모리 소자
9 9
제1 항에 있어서,평면적 관점에서, 상기 수직 구조체의 형상은 사각형인 메모리 소자
10 10
제1 항에 있어서,상기 상부 전극은 상기 제1 유전층을 덮되,상기 상부 전극은 상기 기판 상의 돌출부들을 정의하는 리세스부들을 갖는 메모리 소자
11 11
기판 상에 공통 절연층 및 제1 유전층을 차례로 형성하는 것;상기 제1 유전층의 상면 상에 교대로 적층되는 하부 전극들 및 절연층들을 형성하는 것;상기 하부 전극들 및 상기 절연층들 상에 식각 공정을 수행하여 상기 제1 유전층의 상면을 노출시키는 수직 구조체들을 형성하는 것;상기 수직 구조체들의 측면들 및 상기 제1 유전층의 상면을 덮는 제2 유전층을 형성하는 것; 및상기 제2 유전층의 상면 프로파일을 따라 상기 제2 유전층의 상면 상에 상부 전극을 증착시키는 것을 포함하되,상기 제1 유전층은 강유전 물질을 포함하는 메모리 소자의 제조 방법
12 12
제11 항에 있어서,상기 하부 전극들은 Cr, Ti, TiN, TaN, TiW, Co, W, LSMO, LCMO, PCMO, SrRuO3, LSCO, ITO, FTO, YBCO, RuO2, 및 LaNiO3 중 어느 하나를 포함하고,상기 상부 전극은 Au, Pt, Pd, Ag, Cu 및 Ni 중 어느 하나를 포함하는 메모리 소자의 제조 방법
13 13
제11 항에 있어서,상기 수직 구조체들을 형성하는 것은 상기 하부 전극들 및 상기 절연층들의 일부를 제거하여 제1 식각부를 형성하는 것을 포함하되,상기 식각 공정은 제1 유전층의 상면이 노출될 때까지 수행되고,상기 제1 식각부는 상기 수직 구조체들을 정의하는 메모리 소자의 제조 방법
14 14
제11 항에 있어서,상기 제2 유전층의 상면 프로파일을 따라 상기 제2 유전층의 상면 상에 상기 상부 전극을 증착시키는 것은 전자빔 증착법, 열 기화법, 레이저 증착법, 스퍼터링 증착법, 기상화학 증착법, 또는 분자층 증착법을 이용하여 수행되는 메모리 소자의 제조 방법
15 15
제11 항에 있어서,상기 강유전 물질은 티탄산 지르콘산 납(Pb(Zr1-yTiy)O3), 비스무스 페라이트(BiFeO3), 티탄산 납(PbTiO3), 하프늄 산화물(HfO2), 또는 타이타늄산 바륨(BaTiO3)을 포함하는 메모리 소자의 제조 방법
16 16
제11 항에 있어서,상기 상부 전극을 증착시킨 후, 상기 상부 전극에 열처리 공정을 수행하는 것을 더 포함하는 메모리 소자의 제조 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.