| 1 |
1
입력 신호를 고속 퓨리에 변환하여 출력하는 고속 퓨리에 변환(FFT) 장치에 있어서,외부로부터 복수의 샘플 데이터를 포함하는 입력 신호를 입력받는 데이터 입력부;상기 샘플 데이터에 대한 고속 퓨리에 변환을 수행하는 고속 퓨리에 변환(FFT) 코어;중간 계산 결과를 저장하는 중간 버퍼;고속 퓨리에 변환된 샘플 데이터를 포함하는 출력 신호를 출력하는 데이터 출력부; 및상기 입력 신호에 대한 고속 퓨리에 변환 과정을 제어하는 제어부;를 포함하며,상기 제어부에서는, 상기 샘플 데이터의 고속 퓨리에 변환 과정에서 두번 이상 구동되는 상기 고속 퓨리에 변환(FFT) 코어가 순차 구동하도록 제어하는 것을 특징으로 하는 고속 퓨리에 변환 장치
|
| 2 |
2
제1항에 있어서,상기 중간 버퍼는 입력 및 출력의 동시 처리가 불가한 싱글 포트 버퍼로서 두개 이상 구비되고,상기 제어부는 상기 샘플 데이터의 고속 퓨리에 변환 과정에서 상기 중간 버퍼로 입력되는 데이터의 경로 또는 상기 중간 버퍼에서 출력되는 데이터의 경로를 제어하는 것을 특징으로 하는 고속 퓨리에 변환 장치
|
| 3 |
3
제1항에 있어서,실수 형식의 샘플 데이터를 복소수 형식으로 변환하여 고속 퓨리에 변환을 처리할 수 있도록 실수 및 복소수 형식으로 상호 변환하는 실수-복소수 고속 퓨리에(FFT) 변환기;를 더 포함하는 것을 특징으로 하는 고속 퓨리에 변환 장치
|
| 4 |
4
제1항에 있어서,상기 샘플 데이터의 고속 퓨리에 변환(FFT) 과정에서 트위들 팩터에 의한 가중치를 부여하는 트위들 팩터 처리기;를 더 포함하는 것을 특징으로 하는 고속 퓨리에 변환 장치
|
| 5 |
5
제1항에 있어서,상기 샘플 데이터에 대한 오버랩 앤 애드(Overlap and Add) 처리에 사용되는 해닝 윈도우(Hanning Window);를 더 포함하는 것을 특징으로 하는 고속 퓨리에 변환 장치
|
| 6 |
6
제3항 내지 제5항 중 어느 한 항에 있어서,상기 실수-복소수 고속 퓨리에(FFT) 변환기, 상기 트위들 팩터 처리기, 상기 해닝 윈도우(Hanning Window) 중 하나 이상의 동작에 사용되는 곱셈기;를 더 포함하는 것을 특징으로 하는 고속 퓨리에 변환 장치
|
| 7 |
7
제6항에 있어서,상기 고속 퓨리에 변환(FFT) 코어는 곱셈기가 구비되지 않는 구조(multiplier-less)로 구현되는 것을 특징으로 하는 고속 퓨리에 변환 장치
|
| 8 |
8
제1항에 있어서,상기 고속 퓨리에 변환 장치는 실수 형식의 샘플 데이터에 대한 128 포인트 고속 퓨리에 변환을 수행하는 장치이고,상기 고속 퓨리에 변환(FFT) 코어는 래딕스-8(Radix-8) 고속 퓨리에 변환기인 것을 특징으로 하는 고속 퓨리에 변환 장치
|
| 9 |
9
제6항에 있어서,상기 중간 버퍼는 제1 중간 버퍼와 제2 중간 버퍼를 포함하고,상기 곱셈기는 두개 이상 구비되는 것을 특징으로 하는 고속 퓨리에 변환 장치
|
| 10 |
10
제9항에 있어서,상기 제어부는,상기 입력 신호에 대한 정방향 고속 퓨리에 변환을 위하여,상기 입력 신호에 대하여 상기 해닝 윈도우를 이용해 윈도우 및 정규화를 수행하는 제1-1 단계;상기 고속 퓨리에 변환(FFT) 코어를 이용해 제1-1차 고속 퓨리에 변환을 수행하는 제1-2 단계;상기 트위들 팩터 처리기를 이용해 트위들 팩터에 의한 가중치를 부여하는 제1-3 단계;상기 고속 퓨리에 변환(FFT) 코어를 이용해 제1-2차 고속 퓨리에 변환을 수행하는 제1-4 단계; 및상기 실수-복소수 고속 퓨리에(FFT) 변환기를 이용하여 실수-복소수 변환하는 제1-5 단계;를 순차 수행하는 것을 특징으로 하는 고속 퓨리에 변환 장치
|
| 11 |
11
제10항에 있어서,상기 제1-1 단계 및 상기 제1-2 단계에서,상기 제어부는 상기 데이터 입력부에서 전송되어 상기 제1 중간 버퍼에 저장된 입력 신호를 상기 해닝 윈도우와 상기 고속 퓨리에 변환(FFT) 코어를 거쳐 상기 제2 중간 버퍼에 저장하는 것을 특징으로 하는 고속 퓨리에 변환 장치
|
| 12 |
12
제10항에 있어서,상기 제1-3 단계에서,상기 제어부는 상기 제2 중간 버퍼에 저장된 샘플 데이터를 상기 트위들 팩터 처리기를 거쳐 상기 제1 중간 버퍼에 저장하는 것을 특징으로 하는 고속 퓨리에 변환 장치
|
| 13 |
13
제10항에 있어서,상기 제1-4 단계에서,상기 제어부는 상기 제1중간 버퍼에 저장된 샘플 데이터를 상기 고속 퓨리에 변환(FFT) 코어를 거쳐 상기 제2중간 버퍼에 저장하는 것을 특징으로 하는 고속 퓨리에 변환 장치
|
| 14 |
14
제10항에 있어서,상기 제1-5 단계에서,상기 제어부는 상기 제2중간 버퍼에 저장된 샘플 데이터를 상기 실수-복소수 고속 퓨리에(FFT) 변환기를 거쳐 상기 제1중간 버퍼에 저장하는 것을 특징으로 하는 고속 퓨리에 변환 장치
|
| 15 |
15
제9항에 있어서,상기 제어부는,상기 입력 신호에 대한 역방향 고속 퓨리에 변환을 위하여,상기 입력 신호에 대하여 상기 실수-복소수 고속 퓨리에(FFT) 변환기를 이용하여 실수-복소수 변환하는 제2-1 단계;상기 고속 퓨리에 변환(FFT) 코어를 이용해 제2-1차 고속 퓨리에 변환을 수행하는 제2-2 단계;상기 트위들 팩터 처리기를 이용해 트위들 팩터에 의한 가중치를 부여하는 제2-3 단계;상기 고속 퓨리에 변환(FFT) 코어를 이용해 제2-2차 고속 퓨리에 변환을 수행하는 제2-4 단계; 및상기 해닝 윈도우를 이용해 윈도우 및 정규화를 수행하는 제2-5 단계;를 순차 수행하는 것을 특징으로 하는 고속 퓨리에 변환 장치
|
| 16 |
16
제15항에 있어서,상기 제2-1 단계에서,상기 제어부는 상기 제2 중간 버퍼에 저장된 샘플 데이터를 상기 실수-복소수 고속 퓨리에(FFT) 변환기를 거쳐 상기 제1중간 버퍼에 저장하는 것을 특징으로 하는 고속 퓨리에 변환 장치
|
| 17 |
17
제15항에 있어서,상기 제2-2 단계에서,상기 제어부는 상기 제1중간 버퍼에 저장된 샘플 데이터를 상기 고속 퓨리에 변환(FFT) 코어를 상기 제2중간 버퍼에 저장하는 것을 특징으로 하는 고속 퓨리에 변환 장치
|
| 18 |
18
제15항에 있어서,상기 제2-3 단계에서,상기 제어부는 상기 제2 중간 버퍼에 저장된 샘플 데이터를 상기 트위들 팩터 처리기를 거쳐 상기 제1 중간 버퍼에 저장하는 것을 특징으로 하는 고속 퓨리에 변환 장치
|
| 19 |
19
제15항에 있어서,상기 제2-4 단계 및 상기 제2-5 단계에서,상기 제어부는 상기 제1 중간 버퍼에 저장된 입력 신호를 상기 해닝 윈도우와 상기 고속 퓨리에 변환(FFT) 코어를 거쳐 상기 제2 중간 버퍼에 저장하고, 상기 데이터 출력부로 전달하는 것을 특징으로 하는 고속 퓨리에 변환 장치
|
