| 1 |
1
P형 반도체 채널, 상기 P형 반도체 채널과 연결되고 서로 이격된 제1 소스 전극과 제1 드레인 전극, 그리고 상기 P형 반도체 채널에 게이트 전압을 인가하는 제1 게이트 전극을 구비하는 제1 트랜지스터; N형 반도체 채널, 상기 N형 반도체 채널과 연결되고 서로 이격된 제2 소스 전극과 제2 드레인 전극, 그리고 상기 N형 반도체 채널에 게이트 전압을 인가하는 제2 게이트 전극을 구비하는 제2 트랜지스터; 및 양극성(ambipolar) 반도체 채널, 상기 양극성 반도체 채널과 연결되고 서로 이격된 제3 소스 전극과 제3 드레인 전극, 그리고 상기 양극성 반도체 채널에 게이트 전압을 인가하는 제3 게이트 전극을 구비하고, 상기 제1 트랜지스터와 상기 제2 트랜지스터 사이에 배치된 제3 트랜지스터를 포함하고,상기 제1 드레인 전극은 상기 제3 소스 전극과 전기적으로 연결되고, 상기 제3 드레인 전극은 상기 제2 소스 전극과 전기적으로 연결되고,상기 제1 내지 제3 게이트 전극은 서로 전기적으로 연결된 것을 특징으로 하는, 부성 트랜스컨덕턴스 소자
|
| 2 |
2
제1항에 있어서,상기 P형 반도체 채널은 텅스텐셀레나이드(WSe2), 블랙포스포러스(BP) 또는 레튬셀레나이드(ReSe2)로 형성되고,상기 N형 반도체 채널은 몰리브덴설파이드(MoS2), 레늄설파이드(ReS2) 또는 몰리브덴셀레나이드(MoSe2)로 형성되며,상기 양극성 반도체 채널은 몰리브덴텔루라이드(MoTe2) 또는 텅스텐설파이드(WS2)로 형성된 것을 특징으로 하는, 부성 트랜스컨덕턴스 소자
|
| 3 |
3
제1항에 있어서,상기 제1 내제 제3 게이트 전극은 상기 P형 반도체 채널, 상기 N형 반도체 채널 및 상기 양극성 반도체 채널과 중첩하는 영역을 갖는 단일 전극 형태를 갖는 것을 특징으로 하는, 부성 트랜스컨덕턴스 소자
|
| 4 |
4
제1항에 있어서,표면에 절연막이 형성되고, 상기 제1 내지 제3 트랜지스터를 지지하고 상기 제1 내지 제3 게이트 전극으로 기능하는 반도체 기판을 더 포함하는 것을 특징으로 하는, 부성 트랜스컨덕턴스 소자
|
| 5 |
5
제1항에 있어서,상기 제1 드레인 전극과 상기 제3 소스 전극은 일체의 단일 전극 형태로 형성되고, 상기 제3 드레인 전극과 상기 제2 소스 전극은 일체의 단일 전극 형태로 형성된 것을 특징으로 하는, 부성 트랜스컨덕턴스 소자
|
| 6 |
6
P형 반도체 채널, 상기 P형 반도체 채널과 연결되고 서로 이격된 제1 소스 전극과 제1 드레인 전극, 그리고 상기 P형 반도체 채널에 게이트 전압을 인가하는 제1 게이트 전극을 구비하는 제1 트랜지스터; N형 반도체 채널, 상기 N형 반도체 채널과 연결되고 서로 이격된 제2 소스 전극과 제2 드레인 전극, 그리고 상기 N형 반도체 채널에 게이트 전압을 인가하는 제2 게이트 전극을 구비하는 제2 트랜지스터; 양극성(ambipolar) 반도체 채널, 상기 양극성 반도체 채널과 연결되고 서로 이격된 제3 소스 전극과 제3 드레인 전극, 그리고 상기 양극성 반도체 채널에 게이트 전압을 인가하는 제3 게이트 전극을 구비하고, 상기 제1 트랜지스터와 상기 제2 트랜지스터 사이에 배치된 제3 트랜지스터; 및 상기 제3 소스 전극과 제3 드레인 전극 사이에 위치하는 상기 양극성 반도체 채널 영역과 접촉하는 출력전극을 포함하고,상기 제1 드레인 전극은 상기 제3 소스 전극과 전기적으로 연결되고, 상기 제3 드레인 전극은 상기 제2 소스 전극과 전기적으로 연결되고,상기 제1 내지 제3 게이트 전극은 서로 전기적으로 연결된 것을 특징으로 하는, 다치 인버터 논리 소자
|
| 7 |
7
제6항에 있어서,상기 P형 반도체 채널은 텅스텐셀레나이드(WSe2), 블랙포스포러스(BP) 또는 레튬셀레나이드(ReSe2)로 형성되고,상기 N형 반도체 채널은 몰리브덴설파이드(MoS2), 레늄설파이드(ReS2) 또는 몰리브덴셀레나이드(MoSe2)로 형성되며,상기 양극성 반도체 채널은 몰리브덴텔루라이드(MoTe2) 또는 텅스텐설파이드(WS2)로 형성된 것을 특징으로 하는, 다치 인버터 논리 소자
|
| 8 |
8
제6항에 있어서,상기 제1 내제 제3 게이트 전극은 상기 P형 반도체 채널, 상기 N형 반도체 채널 및 상기 양극성 반도체 채널과 중첩하는 영역을 갖는 단일 전극 형태를 갖는 것을 특징으로 하는, 다치 인버터 논리 소자
|
| 9 |
9
제6항에 있어서,표면에 절연막이 형성되고, 상기 제1 내지 제3 트랜지스터를 지지하고 상기 제1 내지 제3 게이트 전극으로 기능하는 반도체 기판을 더 포함하는 것을 특징으로 하는, 다치 인버터 논리 소자
|
| 10 |
10
제6항에 있어서,상기 제1 드레인 전극과 상기 제3 소스 전극은 일체의 단일 전극 형태로 형성되고, 상기 제3 드레인 전극과 상기 제2 소스 전극은 일체의 단일 전극 형태로 형성된 것을 특징으로 하는, 다치 인버터 논리 소자
|
| 11 |
11
P형 반도체 채널, 상기 P형 반도체 채널과 연결되고 서로 이격된 제1 소스 전극과 제1 드레인 전극, 그리고 상기 P형 반도체 채널에 게이트 전압을 인가하는 제1 게이트 전극을 구비하는 제1 트랜지스터; N형 반도체 채널, 상기 N형 반도체 채널과 연결되고 서로 이격된 제2 소스 전극과 제2 드레인 전극, 그리고 상기 N형 반도체 채널에 게이트 전압을 인가하는 제2 게이트 전극을 구비하는 제2 트랜지스터; 양극성(ambipolar) 반도체 채널, 상기 양극성 반도체 채널과 연결되고 서로 이격된 제3 소스 전극과 제3 드레인 전극, 그리고 상기 양극성 반도체 채널에 게이트 전압을 인가하는 제3 게이트 전극을 구비하고, 상기 제1 트랜지스터와 상기 제2 트랜지스터 사이에 배치된 제3 트랜지스터; 상기 제3 소스 전극과 제3 드레인 전극 사이에 위치하는 상기 양극성 반도체 채널 영역과 접촉하는 출력전극; 및 상기 양극성 반도체 채널의 상부면 중 상기 N형 반도체 채널에 인접한 제1 영역 상에 배치된 전자 공여성 코팅층을 포함하고,상기 제1 드레인 전극은 상기 제3 소스 전극과 전기적으로 연결되고, 상기 제3 드레인 전극은 상기 제2 소스 전극과 전기적으로 연결되고,상기 제1 내지 제3 게이트 전극은 서로 전기적으로 연결된 것을 특징으로 하는, 다치 인버터 논리 소자
|
| 12 |
12
제11항에 있어서,상기 출력전극은 상기 양극성 반도체 채널의 상부면 상에서 연장되어 상기 양극성 반도체 채널의 상부면을 상기 N형 반도체 채널에 인접한 상기 제1 영역과 상기 P형 반도체 채널과 인접한 제2 영역으로 분할하는 것을 특징으로 하는, 다치 인버터 논리 소자
|
| 13 |
13
제11항에 있어서,상기 전자 공여성 코팅층은 가교된 PMMA(polymethyl methacrylate), 산화알루미늄(Al2O3) 또는 산화마그네슘(MgO)로 형성된 것을 특징으로 하는, 다치 인버터 논리 소자
|
