| 1 |
1
호스트로부터 명령어 세트와 입력 데이터를 수신하는 인터페이스;명령어 세트와 입력 데이터가 저장되는 메모리;인터페이스를 통해 수신한 명령어 세트와 입력 데이터를 메모리에 저장하는 컨트롤러;명령어 세트에 따라 뉴럴 네트워크 연산을 수행하는 가속기 코어;를 포함하는 것을 특징으로 하는 뉴럴 네트워크 가속기
|
| 2 |
2
청구항 1에 있어서,메모리는,명령어 세트가 기록되는 제1 영역, 입력 데이터가 기록되는 제2 영역, 제어 데이터가 기록되는 제3 영역 및 가속기 코어의 출력 데이터가 기록되는 제4 영역을 포함하는 것을 특징으로 하는 뉴럴 네트워크 가속기
|
| 3 |
3
청구항 1에 있어서,명령어 세트에는,뉴럴 네트워크의 종류를 지시하는 정보, 입력 데이터, 뉴럴 네트워크의 가중치, 바이어스, 출력 데이터가 저장되는 메모리 위치와 길이를 지시하는 정보, 뉴럴 네트워크의 제어 파라미터를 포함되는 것을 특징으로 하는 뉴럴 네트워크 가속기
|
| 4 |
4
청구항 3에 있어서,가속기 코어는,메모리의 제1 영역에 기록된 명령어 세트를 읽어 디코딩하고, 메모리 위치와 길이를 참조하여 메모리에 기록된 입력 데이터, 가중치, 바이어스 정보를 내부 버퍼에 저장하는 것을 특징으로 하는 뉴럴 네트워크 가속기
|
| 5 |
5
청구항 4에 있어서,가속기 코어는,뉴럴 네트워크 연산에 사용할 PE들을 구성하여 뉴럴 네트워크 연산을 수행하고, 연산 수행에 따른 출력 데이터를 메모리의 제4 영역에 저장하고,호스트는,메모리의 제4 영역에 기록된 출력 데이터들을 참조하여 가속기 코어의 상태를 모니터링하는 것을 특징으로 하는 뉴럴 네트워크 가속기
|
| 6 |
6
청구항 5에 있어서,호스트는,가속기 코어의 PE들에 의해 연산이 수행되는 중에도 가속기 코어의 상태를 모니터링할 수 있는 것을 특징으로 하는 뉴럴 네트워크 가속기
|
| 7 |
7
청구항 1에 있어서,인터페이스는,PCIE(Peripheral Component Interconnect Experimental) 인터페이스를 통해 호스트와 연결되는 것을 특징으로 하는 뉴럴 네트워크 가속기
|
| 8 |
8
호스트로부터 명령어 세트와 입력 데이터를 수신하는 단계;수신한 명령어 세트와 입력 데이터를 저장하는 단계;수신한 명령어 세트에 따라 수신한 입력 데이터로 뉴럴 네트워크 연산을 수행하는 단계;를 포함하는 것을 특징으로 하는 뉴럴 네트워크 제어 방법
|
