| 1 |
1
반도체 기판을 형성하는 단계;상기 반도체 기판 상에 식각 방지층을 형성하는 단계;상기 식각 방지층 상에 희생층을 형성하는 단계;상기 희생층 상에 멤브레인층을 형성하는 단계;상기 멤브레인층에 상기 희생층을 노출하는 식각홀을 형성하는 단계;상기 식각홀을 통해서 상기 희생층을 제거하는 단계;상기 식각홀을 실링하는 실링층을 형성하여, 상기 멤브레인층과 상기 반도체 기판 사이에 진공 갭을 형성하는 단계;상기 멤브레인층의 적어도 어느 일부에 패터닝을 수행하여 비아(via)를 형성하는 단계; 및상기 비아를 통해 노출된 상기 반도체 기판의 전극, 상기 비아의 내벽 및 상기 멤브레인층 상에 전극층을 형성하는 단계;를 포함하는, 멤브레인 게이트 박막 트랜지스터의 제조방법
|
| 2 |
2
제 1 항에 있어서,상기 희생층을 형성하는 단계는,상기 식각 방지층 상에 식각 채널을 구비하는 채널층을 형성하는 단계; 및상기 채널층 상에 상기 희생층을 형성하는 단계;를 포함하는,멤브레인 게이트 박막 트랜지스터의 제조방법
|
| 3 |
3
제 2 항에 있어서,상기 식각 채널에 의해서 상기 희생층의 적어도 어느 일부분에 오목부가 형성되어, 상기 멤브레인층의 일부가 상기 오목부 내로 하방 돌출되도록 형성되는,멤브레인 게이트 박막 트랜지스터의 제조방법
|
| 4 |
4
제 2 항에 있어서,상기 실링층은 상기 식각홀을 통해서 상기 식각 채널 내로 하방 돌출된 상기 멤브레인층 부분까지 형성된,멤브레인 게이트 박막 트랜지스터의 제조방법
|
| 5 |
5
제 2 항에 있어서,상기 전극층은 상기 식각 채널 방향으로 일부 하방 돌출되도록 상기 멤브레인층 상에 형성된,멤브레인 게이트 박막 트랜지스터의 제조방법
|
| 6 |
6
제 1 항에 있어서,상기 진공 갭은 상기 실링층, 상기 멤브레인층, 및 상기 식각 방지층에 의해서 둘러싸인,멤브레인 게이트 박막 트랜지스터의 제조방법
|
| 7 |
7
제 1 항에 있어서,상기 식각 방지층, 상기 실링층 및 상기 멤브레인층은 동일 물질로 형성하는,멤브레인 게이트 박막 트랜지스터의 제조방법
|
| 8 |
8
제 1 항에 있어서,상기 식각 방지층, 상기 실링층 및 상기 멤브레인층은 실리콘 질화물을 포함하는,멤브레인 게이트 박막 트랜지스터의 제조방법
|
| 9 |
9
제 1 항에 있어서,상기 반도체 기판을 형성하는 단계는,실리콘 기판 상에 실리콘 산화물층을 형성하는 단계;상기 실리콘 산화물층 상에 반도체 채널을 형성하는 단계; 및상기 반도체 채널 상에 소스 전극 및 드레인 전극을 형성하는 단계;를 포함하는,멤브레인 게이트 박막 트랜지스터의 제조방법
|
| 10 |
10
제 9 항에 있어서,상기 반도체 채널은 IGZO(Indium gallium zinc oxide)를 포함하는,멤브레인 게이트 박막 트랜지스터의 제조방법
|
| 11 |
11
반도체 기판;상기 반도체 기판 상에 형성된 식각 방지층;상기 식각 방지층 상에 형성된 멤브레인층; 및상기 멤브레인층 상에 형성된 전극층;을 포함하고, 상기 멤브레인층은 캐비티를 포함하는 진공 갭에 의해서 상기 반도체 기판 상으로 이격되며, 상기 진공 갭은 상기 식각 방지층, 상기 멤브레인층 및 상기 멤브레인층 상에 형성된 상기 실링층에 의해 밀폐된,멤브레인 게이트 박막 트랜지스터
|
