1 |
1
전력 스위치의 드레인(D) 단과 소스(S) 단 사이의 전압(VDS)을 센싱하여 상기 전력 스위치가 포화(saturation) 상태를 벗어나는지를 검출하는 탈포화 검출부;상기 전력 스위치의 탈포화(desaturation) 상태 검출 시, 상기 전력 스위치를 턴 오프(turn off)시키기 위한 게이트 구동전류를 제어하는 구동전류 제어부;상기 탈포화 상태 검출 시, 상기 탈포화 검출부로부터 수신되는 제어신호를 미리 결정된 시간(τ) 동안 지연시킨 다음 상기 구동전류 제어부로 출력하는 지연 회로부; 및상기 탈포화 상태 검출 시, 상기 미리 결정된 시간(τ) 동안 단락 상태가 유지되지 않는 경우, 상기 탈포화 검출부 및 지연 회로부의 동작을 초기화하는 노이즈 검출부를 포함하는 전력 스위치용 단락보호회로
|
2 |
2
제1항에 있어서,상기 탈포화 검출부는 SR 래치, 커패시터 및 히스테리시스 비교기를 포함하는 것을 특징으로 하는 전력 스위치용 단락보호회로
|
3 |
3
제2항에 있어서,상기 히스테리시스 비교기는, 상기 커패시터의 충전 전압(VDESAT)이 미리 결정된 제1 기준 전압(VThH)보다 더 커지는 경우 하이 레벨 신호를 출력하고, 상기 커패시터의 충전 전압(VDESAT)이 미리 결정된 제2 기준 전압(VThL)보다 작아지는 경우 로우 레벨 신호를 출력하는 것을 특징으로 하는 전력 스위치용 단락보호회로
|
4 |
4
제2항에 있어서,상기 노이즈 검출부는 인버터, AND 게이트 및 OR 게이트를 포함하는 것을 특징으로 하는 전력 스위치용 단락보호회로
|
5 |
5
제4항에 있어서,상기 노이즈 검출부는, 상기 미리 결정된 시간(τ) 동안 단락 상태가 유지되지 않는 경우, 리셋 신호를 생성하여 상기 SR 래치 및 지연 회로부로 출력하는 것을 특징으로 하는 전력 스위치용 단락보호회로
|