| 1 |
1
변조 신호를 송신하는 송신부; 및상기 변조 신호로부터 기설정된 디코딩 테이블을 통해 결정되는 복수의 결정 값들에 기초하여, 디지털 출력 신호를 생성하는 수신부를 포함하고,상기 송신부와 상기 수신부는 상기 복수의 와이어들을 통해 서로 연결되고,상기 수신부는 상기 송신부로부터 상기 복수의 와이어들을 통해 상기 변조 신호를 수신하는 아날로그 전단부를 포함하며,상기 아날로그 전단부는 상기 송신부로부터 각 와이어를 통해 상기 변조 신호를 수신받는 선형 등화기; 및상기 선형 등화기를 통해 선형 등화된 상기 변조 신호에 기초하여, 메인 전류원을 통해 상기 변조 신호를 증폭시키는 가변 이득 증폭기를 포함하는, PAM-4 기반의 유선 트랜시버
|
| 2 |
2
제1항에 있어서, 상기 변조 신호는 단위 시간 마다 서로 다른 전압 레벨을 가지는 제1 내지 제4 변조 비트를 포함하는, PAM-4 기반의 유선 트랜시버
|
| 3 |
3
제1항에 있어서,상기 제1 내지 제4 변조 비트는 상기 복수의 와이어들 각각에 일대일 대응되는, PAM-4 기반의 유선 트랜시버
|
| 4 |
4
제1항에 있어서, 상기 기설정된 디코딩 테이블은, 상기 변조 신호에 대한 경우의 수가 맵핑된 변조 비트 테이블, 상기 복수의 결정 값들에 대한 경우의 수가 맵핑된 결정값 테이블 및 상기 디지털 출력 신호에 대한 경우의 수가 맵핑된 출력 비트 테이블을 포함하고, 상기 변조 비트 테이블, 상기 결정값 테이블 및 상기 출력 비트 테이블은 컬럼 라인 별로 서로 대응되는, PAM-4 기반의 유선 트랜시버
|
| 5 |
5
제1항에 있어서, 상기 수신부는상기 변조 신호를 비교하고, 상기 비교 결과에 기초하여 상기 변조 신호를 등화하는 판정 궤환 등화부; 및상기 기설정된 디코딩 테이블을 이용하여, 상기 복수의 결정 값들 중 적어도 일부 값들을 상기 디지털 출력 신호로 디코딩하는 디코딩부를 더 포함하는, PAM-4 기반의 유선 트랜시버
|
| 6 |
6
삭제
|
| 7 |
7
제5항에 있어서, 상기 선형 등화기와 상기 가변 이득 증폭기의 입출력단 개수는 상기 와이어의 개수와 동일한, PAM-4 기반의 유선 트랜시버
|
| 8 |
8
제5항에 있어서,상기 가변 이득 증폭기는 상기 변조 신호 중 제1 변조 비트를 증폭하기 위한 제1 메인 트랜지스터;상기 변조 신호 중 제2 변조 비트를 증폭하기 위한 제2 메인 트랜지스터;상기 변조 신호 중 제3 변조 비트를 증폭하기 위한 제3 메인 트랜지스터; 및상기 변조 신호 중 제4 변조 비트를 증폭하기 위한 제4 메인 트랜지스터를 포함하는, PAM-4 기반의 유선 트랜시버
|
| 9 |
9
제8항에 있어서, 상기 판정 궤환 등화부는, 상기 가변 이득 증폭기로부터 증폭되는 상기 변조 신호를 입력받아 상기 복수의 결정 값들을 판정하는 결정 장치; 및상기 복수의 결정 값들 중 적어도 셋 이상의 결정 값들에 기초하여, 탭 전류원을 통해 상기 변조 신호를 등화하는 판정 궤환 등화기를 포함하는, PAM-4 기반의 유선 트랜시버
|
| 10 |
10
제9항에 있어서,상기 판정 궤환 등화기는 상기 제1 메인 트랜지스터와 상기 탭 전류원을 스위칭 연결하는 제1 브런치 회로;상기 제2 메인 트랜지스터와 상기 탭 전류원을 스위칭 연결하는 제2 브런치 회로;상기 제3 메인 트랜지스터와 상기 탭 전류원을 스위칭 연결하는 제3 브런치 회로; 및상기 제4 메인 트랜지스터와 상기 탭 전류원을 스위칭 연결하는 제4 브런치 회로를 포함하는, PAM-4 기반의 유선 트랜시버
|
| 11 |
11
제10항에 있어서, 상기 제1 내지 제4 브런치 회로 각각은 상기 탭 전류원에 병렬로 연결되는 적어도 셋 이상의 탭 트랜지스터를 포함하는, PAM-4 기반의 유선 트랜시버
|
| 12 |
12
제5항에 있어서, 상기 디코딩부는 상기 복수의 결정 값들 중 나머지 결정 값들에 기초하여, 상기 적어도 일부 값들을 상기 디지털 출력 신호들로 디코딩하는 제1 내지 제4 디코더를 포함하는, PAM-4 기반의 유선 트랜시버
|
| 13 |
13
제12항에 있어서, 상기 제1 내지 제4 디코더 각각은 상기 나머지 결정 값들에 따라 스위칭 온되는 제1 내지 제3 스위치; 및스위칭 오프되는 제4 내지 제6 스위치를 포함하는, PAM-4 기반의 유선 트랜시버
|
| 14 |
14
송신 신호에 따라 인코딩된 변조 신호의 각 출력 전압을 조절하는 송신부; 및 상기 변조 신호의 각 출력 전압에 기초하여, 상기 변조 신호로부터 결정되는 복수의 결정 값들 중 적어도 일부를 디지털 출력 신호로 디코딩하는 수신부를 포함하고, 상기 송신부는 상기 변조 신호의 각 출력 전압을 복수의 와이어들을 통해 상기 수신부로 출력하고,상기 수신부는 상기 송신부로부터 상기 복수의 와이어들을 통해 상기 변조 신호를 수신하는 아날로그 전단부를 포함하며,상기 아날로그 전단부는 상기 송신부로부터 각 와이어를 통해 상기 변조 신호를 수신받는 선형 등화기; 및상기 선형 등화기를 통해 선형 등화된 상기 변조 신호에 기초하여, 메인 전류원을 통해 상기 변조 신호를 증폭시키는 가변 이득 증폭기를 포함하는, PAM-4 기반의 유선 트랜시버
|
| 15 |
15
제14항에 있어서, 상기 송신부는 기설정된 인코딩 맵핑 테이블에 기초하여, 상기 송신 신호를 상기 변조 신호로 인코딩하는 인코딩부; 및기설정된 인코딩 로직 테이블에 기초하여, 상기 변조 신호에 대응되는 각 출력 전압을 생성하는 드라이버부를 포함하는, PAM-4 기반의 유선 트랜시버
|
| 16 |
16
제15항에 있어서, 기설정된 인코딩 맵핑 테이블은 상기 송신 신호와 변조 신호가 기설정된 경우의 수에 따라 컬럼 라인 별로 맵핑된 테이블인, PAM-4 기반의 유선 트랜시버
|
| 17 |
17
제15항에 있어서, 상기 기설정된 인코딩 로직 테이블은 상기 변조 신호의 각 신호 별로 기설정된 출력 전압을 조절하기 위한 로직 값들을 포함하는 테이블로서, 상기 로직 값들을 연산하기 위한 연산식들을 포함하는, PAM-4 기반의 유선 트랜시버
|
| 18 |
18
제15항에 있어서, 상기 드라이버부는 와이어 마다 개별적으로 연결되는 송신 드라이버를 복수개 포함하고, 상기 송신 드라이버는, 제1 전류원이 일측에 연결되는 제1 트랜지스터;제2 전류원이 일측에 연결되는 제2 트랜지스터; 및제3 전류원이 일측에 연결되는 제3 트랜지스터를 포함하고, 상기 제1 내지 제3 트랜지스터는 하나의 와이어 라인에 대해 타측으로 서로 병렬로 연결되고, 상기 제1 내지 제3 전류원은 서로 다른 크기의 전류를 제공하는, PAM-4 기반의 유선 트랜시버
|
| 19 |
19
제18항에 있어서, 상기 송신 드라이버는 상기 기설정된 인코딩 로직 테이블에 따라, 상기 제1 내지 제3 송신 트랜지스터에 대한 스위칭 온오프 동작을 통해, 상기 제1 내지 제3 전류원 중 어느 하나를 상기 복수의 와이어들 중 어느 하나에 연결하는, PAM-4 기반의 유선 트랜시버
|
| 20 |
20
제13항에 있어서, 상기 송신부와 상기 수신부는 상기 복수의 결정 값들을 결정하기 위한 적어도 하나의 문턱 전압을 설정하는 동작을 스킵하는, PAM-4 기반의 유선 트랜시버
|
