| 1 |
1
아날로그 TDI 방식의 리드아웃 회로에 있어서,입력단으로 n(2 이상)개의 TDI 스테이지에서 출력된 신호가 인가되는 아날로그 앰프와; 상기 입력단과 상기 아날로그 앰프의 출력단 사이에 연결되고 서로 병렬 배치되며 상기 n개의 TDI 스테이지에 대응하는 제1 내지 제n피드백 커패시터를 포함하는 커패시터 어레이를 포함하는리드아웃 회로
|
| 2 |
2
제1항에 있어서,상기 n개의 TDI 스테이지는, 상기 n개의 로우(row) 및 상기 n개의 로우 각각에 연결되는 복수의 픽셀을 포함하는 리드아웃 회로
|
| 3 |
3
제1항에 있어서,상기 n개의 TDI 스테이지와 상기 아날로그 앰프의 입력단 사이에 개재되고, 서로 병렬 배치된 입력 커패시터와 게인 부스트 커패시터를 포함하는 리드아웃 회로
|
| 4 |
4
제1항에 있어서,상기 제1 내지 제n피드백 커패시터의 피드백 순서의 순환을 제어하는 타이밍 컨트롤러를 더 포함하는리드아웃 회로
|
| 5 |
5
제3항에 있어서,상기 커패시터 어레이는, 상기 제1 내지 제n피드백 커패시터 각각과 상기 아날로그 앰프 사이에 연결된 커패시터 스위치를 포함하는 리드아웃 회로
|
| 6 |
6
제4항에 있어서,상기 타이밍 콘트롤러는, 상기 제1 내지 제n피드백 커패시터에 대해, TDI 동작 주기 마다 아날로그 앰프의 출력 신호의 피드백 순서가 순환되도록 하는 리드아웃 회로
|
