맞춤기술찾기

이전대상기술

2단계 단일 기울기 아날로그-디지털 변환기 및 이를 포함하는 CMOS 이미지센서

  • 기술번호 : KST2021009423
  • 담당센터 : 경기기술혁신센터
  • 전화번호 : 031-8006-1570
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 램프 신호를 생성하고 상기 램프 신호를 비교기에 입력하는 램프 생성기, 아날로그 신호와 상기 램프 신호의 크기를 비교하고, 비교 결과에 따라 결과값을 출력하는 비교기, 및 상기 비교기가 출력한 상기 결과값에 따라 카운팅 동작을 수행하는 카운터를 포함하되, 상기 램프 생성기는 제1 복수의 커패시터로 구성되고, 상기 제1 복수의 커패시터 각각은 한 쪽 단자가 모두 연결된 형태로 구성되는 로컬 CDAC(capacitive digital analog converter), 및 각 칼럼에 제2 복수의 커패시터가 추가로 배치되고, 모든 칼럼의 상기 제2 복수의 커패시터의 한 쪽 단자가 모두 연결된 형태로 구성되는 슈퍼 CDAC를 포함하는, 아날로그-디지털 변환기(ADC) 및 이를 포함하는 CMOS 이미지 센서(CIS)가 제공된다. 이에 의하면, 코스(coarse) 변환과 미세(fine) 변환을 진행하는 동안 같은 회로를 공유함으로써 면적 효율적인 설계가 가능하고, 칼럼 고정-패턴 노이즈를 줄여 이미지 손상을 막을 수 있다. 또한 구조가 간단하면서도 저전력에서 동작할 수 있으며 칼럼 피치가 작은 경우에도 성능 저하를 막을 수 있다.
Int. CL H04N 5/374 (2011.01.01) H04N 5/3745 (2011.01.01) H04N 5/378 (2011.01.01)
CPC H04N 5/3742(2013.01) H04N 5/37455(2013.01) H04N 5/378(2013.01)
출원번호/일자 1020200049430 (2020.04.23)
출원인 성균관대학교산학협력단
등록번호/일자 10-2274467-0000 (2021.07.01)
공개번호/일자
공고번호/일자 (20210708) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 국내출원/신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2020.04.23)
심사청구항수 23

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 성균관대학교산학협력단 대한민국 경기도 수원시 장안구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 박원희 경기도 수원시 장안구
2 최재혁 경기도 수원시 장안구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 제일특허법인(유) 대한민국 서울특별시 서초구 마방로 ** (양재동, 동원F&B빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 성균관대학교산학협력단 경기도 수원시 장안구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2020.04.23 수리 (Accepted) 1-1-2020-0419891-31
2 선행기술조사의뢰서
Request for Prior Art Search
2020.06.12 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2020.08.12 발송처리완료 (Completion of Transmission) 9-6-2021-0002365-28
4 [출원서 등 보정]보정서
[Amendment to Patent Application, etc.] Amendment
2021.01.06 수리 (Accepted) 1-1-2021-0012587-11
5 의견제출통지서
Notification of reason for refusal
2021.01.08 발송처리완료 (Completion of Transmission) 9-5-2021-0021966-70
6 [대리인선임]대리인(대표자)에 관한 신고서
[Appointment of Agent] Report on Agent (Representative)
2021.01.18 수리 (Accepted) 1-1-2021-0063606-86
7 [출원서 등 보완]보정서
2021.03.05 수리 (Accepted) 1-1-2021-0265468-53
8 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2021.03.05 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2021-0265467-18
9 [공지예외적용 보완 증명서류]서류제출서
2021.03.05 수리 (Accepted) 1-1-2021-0265469-09
10 [거절이유 등 통지에 따른 의견]의견서·답변서·소명서
2021.03.05 수리 (Accepted) 1-1-2021-0265466-62
11 등록결정서
Decision to grant
2021.06.23 발송처리완료 (Completion of Transmission) 9-5-2021-0495870-24
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
CMOS 이미지 센서(CMOS image sensor, CIS)를 위한 아날로그-디지털 변환기(analog-to-digital converter, ADC)로서,램프 신호를 생성하고 상기 램프 신호를 비교기에 입력하는 램프 생성기;아날로그 신호와 상기 램프 신호의 크기를 비교하고, 비교 결과에 따라 결과값을 출력하는 비교기; 및상기 비교기가 출력한 상기 결과값에 따라 카운팅 동작을 수행하는 카운터를 포함하되,상기 램프 생성기는제1 복수의 커패시터로 구성되고, 상기 제1 복수의 커패시터 각각은 한 쪽 단자가 모두 연결된 형태로 구성되는 로컬 CDAC(capacitive digital analog converter), 및각 칼럼에 제2 복수의 커패시터가 추가로 배치되고, 모든 칼럼의 상기 제2 복수의 커패시터의 한 쪽 단자가 모두 연결된 형태로 구성되는 슈퍼 CDAC를 포함하는, 아날로그-디지털 변환기(ADC)
2 2
제1항에 있어서,상기 아날로그-디지털 변환기(ADC)는 상위 비트의 변환을 수행하는 코스(coarse) 변환 단계 및 하위 비트의 변환을 수행하는 미세(fine) 변환 단계에 걸쳐 아날로그-디지털 변환을 수행하되,상기 램프 생성기는 상기 코스 변환 단계에서 상기 로컬 CDAC 및 상기 슈퍼 CDAC를 이용하여 코스 램프 신호를 생성하고, 상기 미세 변환 단계에서 상기 슈퍼 CDAC를 이용하여 미세 램프 신호를 생성하는, 아날로그-디지털 변환기(ADC)
3 3
제2항에 있어서상기 코스 변환 단계에서 상기 로컬 CDAC는 상기 아날로그 신호와 코스 램프 신호의 크기가 교차하는 시점의 아날로그 값을 저장하고,상기 미세 변환 단계에서 상기 아날로그-디지털 변환기(ADC)는 상기 저장된 아날로그 값을 이용하여 상기 하위 비트의 변환을 수행하는, 아날로그-디지털 변환기(ADC)
4 4
제2항에 있어서,상기 미세 변환 단계에서 상기 램프 생성기는 상기 슈퍼 CDAC를 이용하여 상기 미세 램프 신호를 생성하는, 아날로그-디지털 변환기(ADC)
5 5
제1항에 있어서,상기 아날로그-디지털 변환기(ADC)는 상기 비교기의 입력을 스위칭하여 적어도 두 번의 아날로그-디지털 변환 동작을 수행하는, 아날로그-디지털 변환기(ADC)
6 6
제1항에 있어서,상기 카운터는 상기 각 칼럼마다 개별적으로 배치된 로컬 클럭 생성기에서 생성된 로컬 클럭에 따라 상기 카운팅 동작을 수행하는, 아날로그-디지털 변환기(ADC)
7 7
제6항에 있어서,상기 아날로그-디지털 변환기(ADC)는 적어도 두 개의 기준 전압(reference voltage)에 대하여 아날로그-디지털 변환을 수행하여 상기 로컬 클럭에 의한 이득 에러(gain error) 및 오프셋을 계산하고, 상기 계산 결과를 이용하여 아날로그-디지털 변환 결과를 후보정하는, 아날로그-디지털 변환기(ADC)
8 8
CMOS 이미지 센서(CMOS image sensor, CIS)를 위한 아날로그-디지털 변환기(analog-to-digital converter, ADC)로서,램프 신호를 생성하고 상기 램프 신호를 비교기에 입력하는 램프 생성기;아날로그 신호와 상기 램프 신호의 크기를 비교하고, 비교 결과에 따라 결과값을 출력하는 비교기; 및상기 비교기가 출력한 상기 결과값에 따라 카운팅 동작을 수행하는 카운터를 포함하되,상기 카운터는 각 칼럼마다 개별적으로 배치된 로컬 클럭 생성기에서 생성된 로컬 클럭에 따라 상기 카운팅 동작을 수행하는, 아날로그-디지털 변환기(ADC)
9 9
제8항에 있어서,상기 아날로그-디지털 변환기(ADC)는 적어도 두 개의 기준 전압(reference voltage)에 대하여 아날로그-디지털 변환을 수행하여 상기 로컬 클럭에 의한 이득 에러(gain error) 및 오프셋을 계산하고, 상기 계산 결과를 이용하여 아날로그-디지털 변환 결과를 후보정하는, 아날로그-디지털 변환기(ADC)
10 10
제8항에 있어서,상기 램프 생성기는제1 복수의 커패시터로 구성되고, 상기 제1 복수의 커패시터 각각은 한 쪽 단자가 모두 연결된 형태로 구성되는 로컬 CDAC(capacitive digital analog converter), 및각 칼럼에 제2 복수의 커패시터가 추가로 배치되고, 모든 칼럼의 상기 제2 복수의 커패시터의 한 쪽 단자가 모두 연결된 형태로 구성되는 슈퍼 CDAC를 포함하는, 아날로그-디지털 변환기(ADC)
11 11
제10항에 있어서,상기 아날로그-디지털 변환기(ADC)는 상위 비트의 변환을 수행하는 코스(coarse) 변환 단계 및 하위 비트의 변환을 수행하는 미세(fine) 변환 단계에 걸쳐 아날로그-디지털 변환을 수행하되,상기 램프 생성기는 상기 코스 변환 단계에서 상기 로컬 CDAC 및 상기 슈퍼 CDAC를 이용하여 코스 램프 신호를 생성하고, 상기 미세 변환 단계에서 상기 슈퍼 CDAC를 이용하여 미세 램프 신호를 생성하는, 아날로그-디지털 변환기(ADC)
12 12
제11항에 있어서,상기 코스 변환 단계에서 상기 로컬 CDAC는 상기 아날로그 신호와 코스 램프 신호의 크기가 교차하는 시점의 아날로그 값을 저장하고,상기 미세 변환 단계에서 상기 아날로그-디지털 변환기(ADC)는 상기 저장된 아날로그 값을 이용하여 상기 하위 비트의 변환을 수행하는, 아날로그-디지털 변환기(ADC)
13 13
제11항에 있어서,상기 미세 변환 단계에서 상기 램프 생성기는 상기 슈퍼 CDAC를 이용하여 상기 미세 램프 신호를 생성하는, 아날로그-디지털 변환기(ADC)
14 14
제8항에 있어서,상기 아날로그-디지털 변환기(ADC)는 상기 비교기의 입력을 스위칭하여 적어도 두 번의 아날로그-디지털 변환 동작을 수행하는, 아날로그-디지털 변환기(ADC)
15 15
빛을 감지하여 픽셀 신호를 출력하는 복수의 픽셀이 배열되는 픽셀 어레이(pixel array);상기 픽셀 신호를 디지털 신호로 변환하는 아날로그-디지털 변환기(analog-to-digital converter, ADC); 및상기 디지털 신호를 판독하여 출력하는 센스 앰프(sense amp)를 포함하되,상기 아날로그-디지털 변환기(ADC)는램프 신호를 생성하고 상기 램프 신호를 비교기에 입력하는 램프 생성기;상기 픽셀 신호와 상기 램프 신호의 크기를 비교하고, 비교 결과에 따라 결과값을 출력하는 비교기; 및상기 비교기가 출력한 상기 결과값에 따라 카운팅 동작을 수행하는 카운터를 포함하고,상기 램프 생성기는제1 복수의 커패시터로 구성되고, 상기 제1 복수의 커패시터 각각은 한 쪽 단자가 모두 연결된 형태로 구성되는 로컬 CDAC(capacitive digital analog converter), 및각 칼럼에 제2 복수의 커패시터가 추가로 배치되고, 모든 칼럼의 상기 제2 복수의 커패시터의 한 쪽 단자가 모두 연결된 형태로 구성되는 슈퍼 CDAC를 포함하는, CMOS 이미지 센서(CIS)
16 16
제15항에 있어서,상기 아날로그-디지털 변환기(ADC)는 상위 비트의 변환을 수행하는 코스(coarse) 변환 단계 및 하위 비트의 변환을 수행하는 미세(fine) 변환 단계의 2단계로 아날로그-디지털 변환을 수행하되,상기 램프 생성기는 상기 코스 변환 단계에서 상기 로컬 CDAC 및 상기 슈퍼 CDAC를 이용하여 코스 램프 신호를 생성하고, 상기 미세 변환 단계에서 상기 슈퍼 CDAC를 이용하여 미세 램프 신호를 생성하는, CMOS 이미지 센서(CIS)
17 17
제16항에 있어서상기 코스 변환 단계에서 상기 로컬 CDAC는 상기 픽셀 신호와 코스 램프 신호의 크기가 교차하는 시점의 아날로그 값을 저장하고,상기 미세 변환 단계에서 상기 아날로그-디지털 변환기(ADC)는 상기 저장된 아날로그 값을 이용하여 상기 하위 비트의 변환을 수행하는, CMOS 이미지 센서(CIS)
18 18
제16항에 있어서,상기 미세 변환 단계에서 상기 램프 생성기는 상기 슈퍼 CDAC를 이용하여 상기 미세 램프 신호를 생성하는, CMOS 이미지 센서(CIS)
19 19
제15항에 있어서,상기 아날로그-디지털 변환기(ADC)는 상기 비교기의 입력을 스위칭하여 적어도 두 번의 아날로그-디지털 변환 동작을 수행하는, CMOS 이미지 센서(CIS)
20 20
제15항에 있어서,상기 카운터는 상기 각 칼럼마다 개별적으로 배치된 로컬 클럭 생성기에서 생성된 로컬 클럭에 따라 상기 카운팅 동작을 수행하는, CMOS 이미지 센서(CIS)
21 21
제20항에 있어서,상기 아날로그-디지털 변환기(ADC)는 적어도 두 개의 기준 전압(reference voltage)에 대하여 아날로그-디지털 변환을 수행하여 상기 로컬 클럭에 의한 이득 에러(gain error) 및 오프셋을 계산하고, 상기 계산 결과를 이용하여 아날로그-디지털 변환 결과를 후보정하는, CMOS 이미지 센서(CIS)
22 22
제15항에 있어서,상기 픽셀 어레이의 로우(row)를 선택하고 제어하는 로우 드라이버; 및상기 픽셀 어레이의 칼럼(column)을 선택하고 제어하는 칼럼 디코더를 더 포함하는, CMOS 이미지 센서(CIS)
23 23
제15항에 있어서,디지털 신호 경로의 메탈과 동일한 층(layer)에서 상기 픽셀 신호의 경로를 덮는 가이드 메탈 라인을 더 포함하는, CMOS 이미지 센서(CIS)
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 과학기술정보통신부 성균관대학교산학협력단 전자정보디바이스산업원천기술개발(R&D) 차세대 저전력 Always-On 이미지센서의 개발