| 1 |
1
PE 사이를 연결하는 NoC, 전역 버퍼를 제어하는 최상위 제어기; 이미지와 필터 가중치에 대한 컨볼루션 연산을 수행하는 PE 배열;입력된 데이터에 대해 부분 합 연산을 수행하는 부분 합 연산기;오프-칩 메모리로부터 읽어온 데이터를 저장하고, PE 배열의 입출력 데이터를 저장하는 전역 버퍼; 및 컨볼루션 연산 결과에 대해 ReLU 활성함수를 적용하는 ReLU 를 포함하는 CNN 가속 장치
|
| 2 |
2
제1항에 있어서, 최상위 제어기는, 구성 비트(Configuration bit)에 따라서 다양한 CNN 모델에 대해 CNN 가속기의 동작을 제어하는 CNN 가속 장치
|
| 3 |
3
제1항에 있어서, PE 배열은,입력 이미지와 필터에 대해 컨볼루션 연산을 수행하고, 3 채널로 구성된 복수의 PE와 PE 사이의 네트워크인 NoC를 포함하고, NoC는 아비터와 데이터 경로로 구성되어 PE 사이에서 데이터를 주고받으며 제어하는 CNN 가속 장치
|
| 4 |
4
제1항에 있어서, 전역 버퍼는, 오프-칩 메모리로부터 데이터를 읽어와 PE 배열에 입력할 데이터를 저장하는 CNN 가속 장치
|
| 5 |
5
제1항에 있어서, ReLU는, 다음 단계의 컨볼루션 연산을 줄이기 위해 전역 버퍼에 저장되어 있는 이전 단계의 컨볼루션 연산 결과에 활성함수를 적용하는CNN 가속 장치
|
| 6 |
6
제3항에 있어서, PE는, PE 내부의 메모리와 MUX를 제어하는 하위 제어기;부분 합을 연산하는 복수의 3-병렬 SR 구조의 곱셈기와 가산기; 및데이터를 저장하기 위한 내부 스크래치패드와 버퍼를 포함하고, 필터와 입력 이미지의 부분 합을 연산하고, 3-병렬 SR 구조는 시간에 따라 순차적인 TR 구조와 대비되는 공간적으로 병렬 수행하는 CNN 가속 장치
|
| 7 |
7
제6항에 있어서, 하위 제어기는, 최상위 제어기의 제어 신호와 PE 내부 메모리들의 상태 신호를 받아 PE의 동작을 제어하고, PE 내부 메모리의 주소 값을 생성하는 주소 발생기; 및PE 내부 메모리 및 MUX 제어 신호를 생성하는 제어신호 발생기를 포함하는 CNN 가속 장치
|
| 8 |
8
필터 분해 기법을 기반으로 입력 필터를 3x3 크기의 필터로 분해하는 단계;구성 비트에 따라 해당하는 컨볼루션을 진행하기 위해 최상위 제어신호를 조절하는 단계; 최상위 제어신호에 따라 PE 배열을 이용하여 입력된 3x3 필터 가중치와 이미지에 대해 컨볼루션을 수행하는 단계; 및수행된 컨볼루션 결과 데이터에 ReLU를 이용하여 활성 함수를 적용시키는 단계를 포함하는 컨볼루션 연산 방법
|
