1 |
1
입력 전압을 증폭시키는 전력 증폭기에 있어서, 제1 입력단과 연결된 게이트를 포함하고, 공통 소스 구조를 갖는 제1 트랜지스터; 및제2 입력단과 연결된 게이트를 포함하고, 공통 드레인 구조를 갖는 제2 트랜지스터를 포함하는 전력 증폭기
|
2 |
2
제1항에 있어서, 상기 제1 트랜지스터와 제2 트랜지스터는 병렬연결되고, 상기 제1 트랜지스터의 드레인과 상기 제2 트랜지스터의 소스가 출력단에 연결되는 것을 특징으로 하는 전력 증폭기
|
3 |
3
제1항에 있어서, 상기 제1 트랜지스터와 제2 트랜지스터가 병렬연결된 주 트랜지스터부와 출력단 사이에 캐스코드 구조로 연결되고, 공통 게이트를 갖는 제3 트랜지스터를 더 포함하는 전력 증폭기
|
4 |
4
제3항에 있어서, 상기 제1 트랜지스터는 NMOSFET 또는 PMOSFET 중 어느 하나로 구성되고, 상기 제2 트랜지스터는 상기 NMOSFET 또는 PMOSFET 중 상기 제1 트랜지스터와 상이한 것으로 구성되는 것을 특징으로 하는 전력 증폭기
|
5 |
5
제4항에 있어서, 상기 제3 트랜지스터는 상기 제1 트랜지스터와 동일한 것으로 구성되는 것을 특징으로 하는 전력 증폭기
|
6 |
6
제5항에 있어서, 상기 제1 트랜지스터가 NMOSFET이면 상기 제3 트랜지스터는 상기 주 트랜지스터부와 전원 사이에 연결되는 것을 특징으로 하는 전력 증폭기
|
7 |
7
제5항에 있어서, 상기 제1 트랜지스터가 PMOSFET이면 상기 제3 트랜지스터는 상기 주 트랜지스터부와 접지 사이에 연결되는 것을 특징으로 하는 전력 증폭기
|
8 |
8
제3항에 있어서, 상기 제3 트랜지스터는 드레인이 출력단에 연결되고, 게이트가 바이어스 전원에 연결되는 것을 특징으로 하는 전력 증폭기
|
9 |
9
제1항에 있어서, 상기 제1 입력단에 입력되는 입력 신호는 상기 제2 입력단에 입력되는 입력 신호와 서로 상이한 것을 특징으로 하는 전력 증폭기
|