| 1 |
1
하기 화학식 1 내지 4 중 적어도 하나의 가용성 폴리이미드를 포함하는 용액을 준비하는 단계; 및기판상에 상기 용액을 도포 한 후 건조시켜 유기 절연체 박막을 형성하는 단계;를 포함하는 유기 절연체 박막의 저온 제조방법:003c#화학식 1003e#003c#화학식 2003e#003c#화학식 3003e#003c#화학식 4003e#(n은 5 내지 10,000의 자연수)
|
| 2 |
2
제 1 항에 있어서,상기 가용성 폴리이미드는 상기 화학식 1로 표시되는 폴리이미드인 유기 절연체 박막의 저온 제조방법
|
| 3 |
3
제 1 항에 있어서, 상기 용액의 도포는 스핀코팅, 잉크젯 프린팅 및 딥핑 중 어느 하나의 방법으로 수행되는 유기 절연체 박막의 저온 제조방법
|
| 4 |
4
제 1 항에 있어서, 상기 건조는 80℃ 내지 120℃의 온도로 열처리하는 방법으로 수행되는 유기 절연체 박막의 저온 제조방법
|
| 5 |
5
게이트 전극이 형성된 기판상에 제 1 항의 방법으로 게이트 절연체층을 형성하는 단계; 및상기 게이트 절연체층상에 유기 반도체층을 형성하는 단계;를 포함하는 유기 박막 트랜지스터의 저온 제조방법
|
| 6 |
6
제 5 항에 있어서, 상기 유기 반도체층을 형성하는 단계는상기 게이트 절연체층상의 외곽부에 뱅크(bank)를 인쇄하는 단계; 및상기 뱅크(bank)에 의해 둘러싸인 영역 내부에 유기 반도체를 인쇄한 후 열처리하는 단계;를 포함하는 유기 박막 트랜지스터의 저온 제조방법
|
| 7 |
7
제 6 항에 있어서,상기 열처리는 50℃ 내지 90℃에서 수행되는 유기 박막 트랜지스터의 저온 제조방법
|
| 8 |
8
제 5 항에 있어서, 상기 유기 반도체층은 팁스 펜타센(TIPS-pentacene, bis(triisopropylsilylethinyl)pentacene), DPP-DTT(diketo pyrrolo pyrrole dithienyl thieno[3,2-b]thiophene), PBTTT(poly[2,5-bis(3-dodecylthiophen-2-yl)thieno[3,2-b]thiophene]), PCDTPT(poly[(4,4-bis(2-ethylhexyl)cyclopenta[2,1-b:3,4-b0]dithiophene)-2,6-diyl-alt-[1,2,5]-thiadiazolo[3,4-c]pyridine]), C8-BTBT(2,7-dioctyl [1]-benzothieno[3,2-b][1]benzothiophene), C10-BTBT(2,7-didecyl[1]benzothieno[3,2-b][1]benzothiophene), C12-BTBT(2,7-didodecyl[1]-benzothieno[3,2-b][1]benzothiophene), Ph-BTBT-10(2-Decyl-7-phenyl[1]benzothieno[3,2-b][1]benzothiophene), MeOPh-BTBT-8(2-(4-methoxyphenyl)-7-octyl-benzothienobenzothiophene), CDT-BTZ(cyclopentadithiophene-benzothiadiazole), 플러렌(fullerene), 폴리(3-헥실)티오펜, 폴리(9,9-다이옥틸플로렌-코-비티오펜, 폴리[2,5-비스(3-테트라덱실티오펜-2-yl)티에노[3,2-b]티오펜], 펜타센(pentacene), 폴리티오펜(polythiophene) 및 테트라센(tetracene) 중에서 선택되는 1종 이상을 포함하는 유기 박막 트랜지스터의 저온 제조방법
|
| 9 |
9
제 5 항에 있어서, 상기 유기 트랜지스터의 제조방법은상기 유기 반도체층상에 소스/드레인 전극을 형성하는 단계;를 더 포함하는 유기 박막 트랜지스터의 저온 제조방법
|
| 10 |
10
제 5 항에 있어서, 상기 제조방법으로 제조된 유기 박막 트랜지스터는 바이어스 인가하에 따른 IDS(t)/IDS(0)값이 0
|
| 11 |
11
제 5 항에 있어서, 상기 제조방법으로 제조된 유기 박막 트랜지스터는 온-오프 전류비(Ion/Ioff)가 1
|
| 12 |
12
게이트 전극이 형성된 유연 기판상에 제 1 항의 방법으로 게이트 절연체층을 형성하는 단계; 및상기 게이트 절연체층상에 유기 반도체층을 형성하는 단계;를 포함하는 플렉서블 유기 박막 트랜지스터의 저온 제조방법:
|
| 13 |
13
제 12 항에 있어서,상기 기판은 1 내지 5 μm 두께의 유연 기판인 플렉서블 유기 박막 트랜지스터의 저온 제조방법
|
| 14 |
14
제 12 항에 있어서,상기 유연 기판은 파릴린 C(Parylene C, poly-para-xylylene), 폴리에틸렌 나프탈레이트(Polyethylene naphthalate) 및 폴리에틸렌 테레프탈레이트(Polyethylene terephthalate) 중 선택되는 1종 이상인 플렉서블 유기 박막 트랜지스터의 저온 제조방법
|
| 15 |
15
제 12 항에 있어서, 상기 제조방법으로 제조된 플렉서블 유기 트랜지스터는 온-오프 전류비(Ion/Ioff)가 4×106 내지 5×106인 플렉서블 유기 박막 트랜지스터의 저온 제조방법
|
