| 1 |
1
제1 반도체 층(110);상기 제1 반도체 층의 상의 제2 반도체 층(120), 상기 제2 반도체 층은 상기 제1 반도체 층의 상면의 일부를 노출하는 개구부들; 및상기 제2 반도체 층 상에 배치되어, 상기 제1 반도체 층의 상면의 일부 및 상기 제2 반도체 층의 상면의 일부를 노출하는 절연층;을 포함하고;상기 개구부들 각각의 내에서 상기 제1 반도체 층의 상면과 전기적으로 연결된 제1 검출 전극들; 및상기 개구부들의 사이의 상기 제2 반도체 층의 상면과 전기적으로 연결된 제2 검출 전극들을 포함하되,상기 제2 반도체 층은 상기 제1 반도체 층의 상면 일부를 노출시키는 제1 개구부들을 포함하고, 상기 제1 반도체 층의 제1 광 흡수영역들(R1)을 정의하는 제1 개구부들은 상기 제1 반도체 층의 상면과 평행한 제1 방향(D1)으로 연장되고, 상기 제1방향과 수직인 제2 방향(D2)을 따라 배열되며, 상기 제1 광 흡수 영역들은 상기 제1 개구부들에 의해 노출된 제1 반도체 층의 상면 일부이며,상기 절연층은 상기 제1 반도체 층의 상면 일부 및 상기 제2 반도체 층의 상면 일부를 노출하는 제2개구부들을 포함하고, 상기 제2 개구부들은 상기 제2 반도체 층 내에 제2 광 흡수 영역들(R2)을 정의하고, 상기 제2 광 흡수 영역들은 상기 제2 개구부들에 의해 노출된 제2 반도체 층의 상면 일부이며,상기 제1 광 흡수 영역들의 제2 방향의 폭과 상기 제2 광 흡수 영역들의 제2 방향의 폭은 서로 상이하며,상기 제1 광 흡수 영역들의 각각의 제2 방향의 폭은 상기 제2 광 흡수 영역들 각각의 제2 방향의 폭에 비해 크게 됨으로써, 검출기의 가시광 검출 성능을 증대하게 되며,상기 제1 검출 전극들(DE1)은 서로 마주보도록 이격된 제1,2 전극 패턴(EP1,EP2)을 포함하고, 상기 제1,2 전극 패턴 각각은 상기 절연층(130) 상의 패드부(PP1, PP2) 및 상기 패드부(PP1, PP2)로부터 제1 반도체 층(110)의 상면 상으로 연장된 핑거부(FP1, FP2)를 포함하며, 상기 핑거부(FP1, FP2)는 상기 제2 반도체 층(120)의 제1 개구부(OP1) 내에 배치되며,제1,2 전극 패턴(EP1,EP2)의 핑거부(FP1, FP2)는 반대방향에서 서로 마주쳐 지나가도록 연장되고, 핑거부들(FP1, FP2) 각각은 복수 개의 핑거를 포함한 상태에서, 제1 전극 패턴(EP1)의 핑거와 제2 전극 패턴(EP2)의 핑거는 제2 방향(D2)을 따라 교대로 배치되며,제2 검출 전극들(DE2)은 서로 마주보도록 이격된 제3,4 전극 패턴을 포함하고, 상기 제3,4 전극 패턴 각각은 절연층에 배치된 제1 반사방지 패턴(142) 상의 패드부(PP3, PP4) 및 패드부(PP3, PP4)로부터 제2 반도체 층(120)의 상면 상으로 연장된 핑거부(FP3, FP4)를 포함하고, 상기 핑거부(FP3,FP4)는 제1 반사방지 패턴(142)의 제3 개구부(OP3) 내에 배치되며,제3,4 전극 패턴(EP3,EP4)의 핑거부(FP3, FP4)는 반대방향에서 서로 마주쳐 지나가도록 연장되고, 제3 전극 패턴(EP3)의 핑거부(FP3)와 제4 전극 패턴(EP4)의 핑거부(FP4)는 제2 방향(D2)을 따라 교대로 배치되는 광 검출기
|
| 2 |
2
제1 항에 있어서,상기 제2 반도체 층은 상기 제1 반도체 층에 비해 적외선에 대한 높은 흡수 계수(absorption coefficient)를 갖는 광 검출기
|
| 3 |
3
제1 항에 있어서,상기 제1 반도체 층은 실리콘(Si)을 포함하고, 상기 제2 반도체 층은 게르마늄(Ge)을 포함하는 광 검출기
|
| 4 |
4
제1 검출영역들을 포함하는 제1 반도체 층;상기 제1 반도체 층 상에 배치되어 상기 제1 검출영역들을 노출하는 한편, 상기 제1 반도체 층과 제1 방향을 따라 교대로 배치된 제2 검출영역들을 포함하는 제2 반도체 층; 및상기 제2 반도체 층 상에 배치되어, 상기 제1 반도체 층의 상면의 일부 및 상기 제2 반도체 층의 상면의 일부를 노출하는 절연층;을 포함하고;상기 제1 검출영역과 쇼트키 접합된 제1 검출 전극들;상기 제2 검출영역과 쇼트키 접합된 제2 검출 전극들; 및상기 제1 검출 전극들 및 상기 제2 검출 전극들을 덮는 반사방지 층을 포함하고,상기 제2 반도체 층은 상기 제1 반도체 층의 상면 일부를 노출시키는 제1 개구부들을 포함하고, 상기 제1 반도체 층의 제1 광 흡수영역들(R1)을 정의하는 제1 개구부들은 상기 제1 반도체 층의 상면과 평행한 제1 방향(D1)으로 연장되고, 상기 제1방향과 수직인 제2 방향(D2)을 따라 배열되며, 상기 제1 광 흡수 영역들은 상기 제1 개구부들에 의해 노출된 제1 반도체 층의 상면 일부이며,상기 절연층은 상기 제1 반도체 층의 상면 일부 및 상기 제2 반도체 층의 상면 일부를 노출하는 제2개구부들을 포함하고, 상기 제2 개구부들은 상기 제2 반도체 층 내에 제2 광 흡수 영역들(R2)을 정의하고, 상기 제2 광 흡수 영역들은 상기 제2 개구부들에 의해 노출된 제2 반도체 층의 상면 일부이며,상기 제1 광 흡수 영역들의 제2 방향의 폭과 상기 제2 광 흡수 영역들의 제2 방향의 폭은 서로 상이하며,상기 제1 광 흡수 영역들의 각각의 제2 방향의 폭은 상기 제2 광 흡수 영역들 각각의 제2 방향의 폭에 비해 크게 형성되며,상기 제1 검출 전극들(DE1)은 서로 마주보도록 이격된 제1,2 전극 패턴(EP1,EP2)을 포함하고, 상기 제1,2 전극 패턴 각각은 상기 절연층(130) 상의 패드부(PP1, PP2) 및 상기 패드부(PP1, PP2)로부터 제1 반도체 층(110)의 상면 상으로 연장된 핑거부(FP1, FP2)를 포함하며, 상기 핑거부(FP1, FP2)는 상기 제2 반도체 층(120)의 제1 개구부(OP1) 내에 배치되며,제1,2 전극 패턴(EP1,EP2)의 핑거부(FP1, FP2)는 반대방향에서 서로 마주쳐 지나가도록 연장되고, 핑거부들(FP1, FP2) 각각은 복수 개의 핑거를 포함한 상태에서, 제1 전극 패턴(EP1)의 핑거와 제2 전극 패턴(EP2)의 핑거는 제2 방향(D2)을 따라 교대로 배치되며,제2 검출 전극들(DE2)은 서로 마주보도록 이격된 제3,4 전극 패턴을 포함하고, 상기 제3,4 전극 패턴 각각은 절연층에 배치된 제1 반사방지 패턴(142) 상의 패드부(PP3, PP4) 및 패드부(PP3, PP4)로부터 제2 반도체 층(120)의 상면 상으로 연장된 핑거부(FP3, FP4)를 포함하고, 상기 핑거부(FP3,FP4)는 제1 반사방지 패턴(142)의 제3 개구부(OP3) 내에 배치되며,제3,4 전극 패턴(EP3,EP4)의 핑거부(FP3, FP4)는 반대방향에서 서로 마주쳐 지나가도록 연장되고, 제3 전극 패턴(EP3)의 핑거부(FP3)와 제4 전극 패턴(EP4)의 핑거부(FP4)는 제2 방향(D2)을 따라 교대로 배치되는, 광 검출기
|
| 5 |
5
제4항에 있어서,상기 제2 반도체 층은 게르마늄(Ge) 에피택시얼층을 포함하는 광 검출기
|
| 6 |
6
제1 검출영역들을 포함하는 제1 반도체 층 및 상기 제1 반도체 층 상에 배치되어 상기 제1 검출영역들을 노출하는 한편 상기 제1 반도체 층과 제1 방향을 따라 교대로 배치된 제2 검출영역들을 포함하는 제2 반도체 층을 포함하는 기판을 준비하는 것;상기 제2 반도체 층의 일부를 제거하여 상기 제1 반도체 층의 상면의 일부를 노출하는 개구부들을 형성하는 것;상기 개구부들에 의해 노출된 상기 제1 반도체 층의 상면 상에 제1 전극 패턴들을 형성하는 것;상기 개구부들 사이의 제2 반도체 층 상에 제2 전극 패턴들을 형성하는 것;상기 제1 전극 패턴들을 덮는 제1 반사방지 패턴을 형성하는 것; 및상기 제2 전극 패턴들을 덮는 제2 반사방지 패턴을 형성하는 것을 포함하며,상기 제2 반도체 층은 상기 제1 반도체 층의 상면 일부를 노출시키는 제1 개구부들을 포함하고, 상기 제1 반도체 층의 제1 광 흡수영역들(R1)을 정의하는 제1 개구부들은 상기 제1 반도체 층의 상면과 평행한 제1 방향(D1)으로 연장되고, 상기 제1방향과 수직인 제2 방향(D2)을 따라 배열되며, 상기 제1 광 흡수 영역들은 상기 제1 개구부들에 의해 노출된 제1 반도체 층의 상면 일부이며,상기 제1 검출영역과 쇼트키 접합된 제1 검출 전극들(DE1)은 서로 마주보도록 이격된 제1,2 전극 패턴(EP1,EP2)을 포함하고, 상기 제1,2 전극 패턴 각각은 상기 절연층(130) 상의 패드부(PP1, PP2) 및 상기 패드부(PP1, PP2)로부터 제1 반도체 층(110)의 상면 상으로 연장된 핑거부(FP1, FP2)를 포함하며, 상기 핑거부(FP1, FP2)는 상기 제2 반도체 층(120)의 제1 개구부(OP1) 내에 배치되며,제1,2 전극 패턴(EP1,EP2)의 핑거부(FP1, FP2)는 반대방향에서 서로 마주쳐 지나가도록 연장되고, 핑거부들(FP1, FP2) 각각은 복수 개의 핑거를 포함한 상태에서, 제1 전극 패턴(EP1)의 핑거와 제2 전극 패턴(EP2)의 핑거는 제2 방향(D2)을 따라 교대로 배치되며,상기 제2 검출영역과 쇼트키 접합된 제2 검출 전극들(DE2)은 서로 마주보도록 이격된 제3,4 전극 패턴을 포함하고, 상기 제3,4 전극 패턴 각각은 절연층에 배치된 제1 반사방지 패턴(142) 상의 패드부(PP3, PP4) 및 패드부(PP3, PP4)로부터 제2 반도체 층(120)의 상면 상으로 연장된 핑거부(FP3, FP4)를 포함하고, 상기 핑거부(FP3,FP4)는 제1 반사방지 패턴(142)의 제3 개구부(OP3) 내에 배치되며,제3,4 전극 패턴(EP3,EP4)의 핑거부(FP3, FP4)는 반대방향에서 서로 마주쳐 지나가도록 연장되고, 제3 전극 패턴(EP3)의 핑거부(FP3)와 제4 전극 패턴(EP4)의 핑거부(FP4)는 제2 방향(D2)을 따라 교대로 배치되며상기 제1 반도체 층의 상면 일부 및 상기 제2 반도체 층의 상면 일부를 노출하는 제2개구부들을 포함하고, 상기 제2 개구부들은 상기 제2 반도체 층 내에 제2 광 흡수 영역들(R2)을 정의하고, 상기 제2 광 흡수 영역들은 상기 제2 개구부들에 의해 노출된 제2 반도체 층의 상면 일부이며, 상기 제1 광 흡수 영역들의 제2 방향의 폭과 상기 제2 광 흡수 영역들의 제2 방향의 폭은 서로 상이하며,상기 제1 광 흡수 영역들의 각각의 제2 방향의 폭은 상기 제2 광 흡수 영역들 각각의 제2 방향의 폭에 비해 크게 형성되는, 광 검출기의 제조 방법
|
| 7 |
7
제6 항에 있어서,상기 기판을 준비하는 것은 상기 제1 반도체 층 상에 상기 제2 반도체 층을 에피택시얼 성장시키는 것을 포함하되, 상기 제2 반도체 층은 게르마늄(Ge)을 포함하는 광 검출기의 제조 방법
|
| 8 |
8
제6 항에 있어서,상기 제2 반도체 층 상에 상기 제1 반도체 층의 상면의 일부 및 상기 제2 반도체 층의 상면의 일부를 노출하는 절연층을 형성하는 것을 더 포함하되,상기 제1 전극 패턴의 적어도 일부 및 상기 제2 전극 패턴의 적어도 일부는 상기 절연층 상에 형성되는 광 검출기의 제조방법
|
