| 1 |
1
소스 영역과 드레인 영역;상기 소스 영역과 상기 드레인 영역 사이에서 채널방향을 따라 pn 접합으로 연결된 둘 이상의 반도체 도핑층들로 형성된 바디 영역; 및상기 반도체 도핑층들의 각 상부에 게이트 절연막을 사이에 두고 형성된 복수개의 게이트를 포함하여 구성되되,상기 바디 영역은 상기 반도체 도핑층들 사이에 pn 접합을 일부만 허용하는 바디 부분 절연막이 더 형성된 것을 특징으로 하는 1T 디램소자
|
| 2 |
2
제 1 항에 있어서,상기 소스 영역, 상기 바디 영역 및 상기 드레인 영역은 상기 채널방향을 따라 3개 이상의 pn 접합으로 연결된 것을 특징으로 하는 1T 디램소자
|
| 3 |
3
제 2 항에 있어서,상기 복수개의 게이트는 상기 바디 영역의 각 반도체 도핑층을 감싸며 형성된 것을 특징으로 하는 1T 디램소자
|
| 4 |
4
제 2 항에 있어서,상기 복수개의 게이트는 상기 바디 영역의 각 반도체 도핑층의 양단에 전기적으로 독립된 형태로 형성된 것을 특징으로 하는 1T 디램소자
|
| 5 |
5
삭제
|
| 6 |
6
제 1 항 내지 제 4 항 중 어느 한 항에 있어서,상기 소스 영역과 상기 바디 영역 사이 및 상기 바디 영역과 상기 드레인 영역 사이에도 각각 pn 접합을 일부만 허용하는 소스 부분 절연막과 드레인 부분 절연막이 더 형성된 것을 특징으로 하는 1T 디램소자
|
| 7 |
7
제 6 항에 있어서,상기 소스 영역, 상기 바디 영역 및 상기 드레인 영역은 실리콘이고,상기 소스 부분 절연막, 상기 바디 부분 절연막 및 상기 드레인 부분 절연막은 실리콘 산화막으로 10 nm 두께를 갖는 것을 특징으로 하는 1T 디램소자
|
| 8 |
8
소스 영역과 드레인 영역;상기 소스 영역과 상기 드레인 영역 사이에서 채널방향을 따라 가며 바디 부분 절연막으로 둘 이상의 분리된 바디 영역; 및상기 분리된 바디 영역의 각 상부에 게이트 절연막을 사이에 두고 형성된 복수개의 게이트를 포함하여 구성된 것을 특징으로 하는 1T 디램소자
|
| 9 |
9
제 8 항에 있어서,상기 소스 영역과 상기 바디 영역 사이 및 상기 바디 영역과 상기 드레인 영역 사이에도 각각 소스 부분 절연막과 드레인 부분 절연막이 더 형성된 것을 특징으로 하는 1T 디램소자
|
| 10 |
10
제 8 항 또는 제 9 항에 있어서,상기 소스 영역은 제 1 도전형 반도체 도핑층이고,상기 드레인 영역은 상기 소스 영역과 반대 타입의 제 2 도전형 반도체 도핑층이고,상기 바디 영역은 진성 반도체 또는 상기 드레인 영역과 동일한 타입의 제 2 도전형 반도체 도핑층인 것을 특징으로 하는 1T 디램소자
|
| 11 |
11
제 10 항에 있어서,상기 복수개의 게이트는 상기 분리된 바디 영역을 감싸며 형성된 것을 특징으로 하는 1T 디램소자
|
| 12 |
12
제 11 항에 있어서,상기 복수개의 게이트 중 상기 소스 영역에 이웃한 게이트는 상기 드레인 영역과 동일한 타입의 불순물이 도핑된 것이고, 상기 드레인 영역에 이웃한 게이트는 상기 소스 영역과 동일한 타입의 불순물이 도핑된 것을 특징으로 하는 1T 디램소자
|
