| 1 |
1
소스 영역과 드레인 영역을 연결하며 전하를 저장하는 바디 영역과, 상기 바디 영역 상에 게이트 절연막을 사이에 두고 형성된 하나 이상의 게이트를 포함하여 구성된 1T 디램 셀 소자에 있어서,상기 바디 영역은 채널길이 방향으로 제 1 반도체층과 제 2 반도체층이 이종접합으로 형성되어 상기 채널길이 방향과 수직하게 제 1 이종접합면을 갖고,상기 제 1 반도체층은 상기 소스 영역과 동일한 반도체물질로 형성되어 동종접합되고,상기 제 2 반도체층은 상기 드레인 영역과 서로 다른 반도체물질로 형성되어 상기 채널길이 방향과 수직하게 제 2 이종접합면으로 접하고,상기 전하는 상기 제 2 반도체층에서 상기 제 1 이종접합면과 상기 제 2 이종접합면으로 형성된 양자우물에 저장되는 것을 특징으로 하는 1T 디램 셀 소자
|
| 2 |
2
제 1 항에 있어서,상기 제 2 반도체층은 상기 제 1 반도체층과 상기 드레인 영역보다 작은 에너지 밴드갭을 갖는 것을 특징으로 하는 1T 디램 셀 소자
|
| 3 |
3
제 2 항에 있어서,상기 제 1 반도체층은 상기 소스 영역 상에 수직하게 돌출되어 형성되고, 상기 제 2 반도체층과 상기 드레인 영역은 상기 제 1 반도체층 상에 순차적으로 적층되어 형성된 것을 특징으로 하는 1T 디램 셀 소자
|
| 4 |
4
제 2 항에 있어서,상기 바디 영역은 상기 소스 영역 상에 다각형 기둥형상으로 상기 제 1 반도체층과 상기 제 2 반도체층이 수직으로 적층되어 형성되고,상기 게이트는 상기 다각형 기둥형상의 측면 상에 둘레로 이격되며 둘 이상 형성된 것을 특징으로 하는 1T 디램 셀 소자
|
| 5 |
5
제 2 항에 있어서,상기 소스 영역과 상기 드레인 영역은 반도체 기판에 수평으로 이격되어 형성되고,상기 제 1 반도체층과 제 2 반도체층은 상기 소스 영역과 상기 드레인 영역의 사이에서 수평으로 형성된 것을 특징으로 하는 1T 디램 셀 소자
|
| 6 |
6
제 2 항에 있어서,상기 소스 영역과 상기 드레인 영역은 반도체 기판에 수평으로 이격되어 형성되고,상기 바디 영역은 상기 소스 영역과 상기 드레인 영역의 사이에서 상기 제 1 반도체층과 제 2 반도체층이 다각형 수평막대 형상으로 형성되고,상기 게이트는 상기 다각형 수평막대 형상의 측면 상에 둘레로 이격되며 둘 이상 형성된 것을 특징으로 하는 1T 디램 셀 소자
|
| 7 |
7
제 1 항 내지 제 6 항 중 어느 한 항에 있어서,상기 게이트는 상기 제 1 이종접합면과 상기 제 2 이종접합면을 덮으며, 상기 소스 영역으로부터 일정 거리 떨어진 위치에 둘 이상 형성된 것을 특징으로 하는 1T 디램 셀 소자
|
| 8 |
8
제 7 항에 있어서,상기 제 1 반도체층은 상기 소스 영역과 반대 도전형을 갖는 실리콘층이고,상기 제 2 반도체층은 상기 제 1 반도체층과 같은 도전형으로 상기 제 1 반도체층보다 높은 농도로 도핑된 실리콘게르마늄층인 것을 특징으로 하는 1T 디램 셀 소자
|
| 9 |
9
제 8 항에 있어서,상기 실리콘층은 상기 소스 영역과 함께 벌크 실리콘기판으로 형성된 것을 특징으로 하는 1T 디램 셀 소자
|
| 10 |
10
소스 영역과 드레인 영역을 연결하며 전하를 저장하는 바디 영역과, 상기 바디 영역 상에 게이트 절연막을 사이에 두고 형성된 하나 이상의 게이트를 포함하여 구성된 1T 디램 셀 소자에 있어서,상기 바디 영역은 채널길이 방향으로 제 1 반도체층과 제 2 반도체층이 이종접합으로 형성되어 상기 채널길이 방향과 수직하게 제 1 이종접합면을 갖고,상기 제 1 반도체층은 상기 소스 영역과 동일한 반도체물질로 형성되어 동종접합되고,상기 제 2 반도체층은 상기 드레인 영역과 서로 다른 반도체물질로 형성되어 상기 채널길이 방향과 수직하게 제 2 이종접합면으로 접하고,상기 전하는 상기 제 2 반도체층에서 상기 제 1 이종접합면과 상기 제 2 이종접합면으로 형성된 양자우물에 저장되고,상기 게이트는 상기 소스 영역으로부터 상기 제 1 반도체층만큼 떨어진 위치에서 상기 제 2 반도체층 상에 둘 이상 형성된 것을 특징으로 하는 1T 디램 셀 소자
|
| 11 |
11
소스 영역과 드레인 영역을 연결하며 전하를 저장하는 바디 영역과, 상기 바디 영역 상에 게이트 절연막을 사이에 두고 형성된 하나 이상의 게이트를 포함하여 구성된 1T 디램 셀 소자에 있어서,상기 바디 영역은 채널길이 방향으로 제 1 반도체층 속에 일측에서 일정 길이로 제 2 반도체층이 이종접합으로 형성되어 상기 채널길이 방향과 수직하게 제 1 이종접합면, 상기 채널길이 방향과 평행하게 제 3 이종접합면을 갖고,상기 제 1 반도체층은 상기 소스 영역과 동일한 반도체물질로 형성되어 동종접합되고,상기 제 2 반도체층은 상기 드레인 영역과 서로 다른 반도체물질로 형성되어 상기 채널길이 방향과 수직하게 제 2 이종접합면으로 접하고,상기 전하는 상기 제 2 반도체층에서 상기 제 1 이종접합면, 상기 제 2 이종접합면 및 상기 제 3 이종접합면으로 형성된 양자우물에 저장되는 것을 특징으로 하는 1T 디램 셀 소자
|
| 12 |
12
소스 영역과 드레인 영역을 연결하며 전하를 저장하는 바디 영역과, 상기 바디 영역 상에 게이트 절연막을 사이에 두고 형성된 하나 이상의 게이트를 포함하여 구성된 1T 디램 셀 소자에 있어서,상기 바디 영역은 채널길이 방향으로 제 1 반도체층과 제 2 반도체층이 이종접합으로 교대로 반복 형성되어 상기 채널길이 방향과 수직하게 둘 이상의 이종접합면을 갖고,상기 소스 영역과 상기 드레인 영역은 상기 제 1 반도체층 또는 상기 제 2 반도체층과 동일한 반도체물질로 형성된 것을 특징으로 하는 1T 디램 셀 소자
|
| 13 |
13
제 12 항에 있어서,상기 드레인 영역과 접하는 반도체층은 상기 게이트 절연막의 두께와 같거나 작은 두께로 형성된 것을 특징으로 하는 1T 디램 셀 소자
|
| 14 |
14
소스 영역과 드레인 영역을 연결하며 전하를 저장하는 바디 영역과, 상기 바디 영역 상에 게이트 절연막을 사이에 두고 형성된 하나 이상의 게이트를 포함하여 구성된 1T 디램 셀 소자에 있어서,상기 바디 영역은 채널길이 방향으로 제 1 반도체층과 제 2 반도체층이 이종접합으로 형성되어 상기 채널길이 방향과 수직하게 제 1 이종접합면을 갖고,상기 제 2 반도체층은 상기 드레인 영역과 서로 다른 반도체물질로 형성되어 상기 채널길이 방향과 수직하게 제 2 이종접합면으로 접하고,상기 제 1 반도체층은 상기 소스 영역과 서로 다른 반도체물질로 형성되어 상기 채널길이 방향과 수직하게 제 3 이종접합면으로 접하고,상기 전하는 상기 제 2 반도체층에서 상기 제 1 이종접합면과 상기 제 2 이종접합면으로 형성된 양자우물에 저장되고,상기 게이트는 상기 소스 영역으로부터 상기 제 1 반도체층만큼 떨어진 위치에서 상기 제 2 반도체층 상에 둘 이상 형성된 것을 특징으로 하는 1T 디램 셀 소자
|
| 15 |
15
제 14 항에 있어서,상기 드레인 영역은 상기 제 1 반도체층과 동일한 반도체물질로 형성되고,상기 제 2 반도체층은 상기 제 1 반도체층과 상기 드레인 영역보다 작은 에너지 밴드갭을 갖는 것을 특징으로 하는 1T 디램 셀 소자
|
| 16 |
16
제 15 항에 있어서,상기 제 1 반도체층은 상기 소스 영역과 동일한 도전형을 갖는 것을 특징으로 하는 1T 디램 셀 소자
|
| 17 |
17
제 14 항 내지 제 16 항 중 어느 한 항에 있어서,상기 바디 영역은 상기 소스 영역 상에 사각 기둥형상으로 상기 제 1 반도체층과 상기 제 2 반도체층이 수직으로 적층되어 형성되고,상기 게이트는 상기 사각 기둥형상의 측면 상에 둘레로 이격되며 네개 형성되고, 상기 네개 중 적어도 하나는 상기 전하를 상기 양자우물에서 유지하기 위한 유지전압이 인가되는 유지 게이트인 것을 특징으로 하는 1T 디램 셀 소자
|
| 18 |
18
제 17 항에 있어서,상기 제 1 반도체층은 실리콘탄소층이고,상기 제 2 반도체층은 상기 제 1 반도체층과 반대 도전형의 실리콘층인 것을 특징으로 하는 1T 디램 셀 소자
|
