| 1 |
1
복수의 입력비트들을 수신하는 입력비트 수신부;상기 복수의 입력비트들에 대해 적어도 하나의 작은 에스박스(S-box)에 관한 확장구조 - 상기 확장구조는 DBN(Differential Branch Number)과 LBN(Linear Branch Number) 중 최소값에 해당하는 DLBN(Differential-Linear Branch Number)이 3이상인 조건을 충족함 - 로 정의되는 연산구간을 적용하는 비트 연산부; 및상기 연산구간의 적용에 따른 결과로서 복수의 출력비트들을 생성하는 출력비트 생성부를 포함하는 DLBN이 3 이상인 조건을 만족하는 확장 에스박스
|
| 2 |
2
제1항에 있어서,상기 복수의 입력비트들은 k(상기 k는 자연수) 개의 입력라인들을 형성하고 상기 복수의 출력비트들은 m(상기 m은 자연수) 개의 출력라인들을 형성하며,상기 입력라인들 및 상기 출력라인들 각각의 크기는 서로 동일하거나 또는 서로 상이한 것을 특징으로 하는 DLBN이 3 이상인 조건을 만족하는 확장 에스박스
|
| 3 |
3
제1항에 있어서,상기 연산구간은 전단사함수(Bijective Function)를 형성하는 것을 특징으로 하는 DLBN이 3 이상인 조건을 만족하는 확장 에스박스
|
| 4 |
4
제1항에 있어서,상기 적어도 하나의 작은 에스박스가 n비트 에스박스인 경우 상기 확장 에스박스는 n+1비트 이상의 에스박스를 형성하는 것을 특징으로 하는 DLBN이 3 이상인 조건을 만족하는 확장 에스박스
|
| 5 |
5
제1항에 있어서, 상기 작은 에스박스는상기 DBN에 관한 조건으로서 i 번째 입력라인과 j 번째 출력라인에 관한 다음의 연립방정식이 항상 불능이 되는 조건을 충족시키는 것을 특징으로 하는 DLBN이 3 이상인 조건을 만족하는 확장 에스박스
|
| 6 |
6
제1항에 있어서, 상기 작은 에스박스는상기 LBN에 관한 조건으로서 i 번째 입력라인과 j 번째 출력라인에 관한 다음의 선형근사식의 해의 편차가 없는 조건을 충족시키는 것을 특징으로 하는 DLBN이 3 이상인 조건을 만족하는 확장 에스박스
|
| 7 |
7
제1항에 있어서, 상기 비트 연산부는상기 확장구조가 4비트 에스박스 , 및 을 포함하는 Feistel-variant 확장구조인 경우,상기 복수의 입력비트들에 대해 상기 4비트 에스박스에 관한 다음의 조건들을 모두 충족시키는 연산구간을 적용하는 것을 특징으로 하는 DLBN이 3 이상인 조건을 만족하는 확장 에스박스
|
| 8 |
8
제1항에 있어서, 상기 비트 연산부는상기 확장구조가 4비트 에스박스 , 및 을 포함하는 Lay-Massey 확장구조인 경우,상기 복수의 입력비트들에 대해 상기 4비트 에스박스에 관한 다음의 조건들을 모두 충족시키는 연산구간을 적용하는 것을 특징으로 하는 DLBN이 3 이상인 조건을 만족하는 확장 에스박스
|
| 9 |
9
제1항에 있어서, 상기 비트 연산부는상기 확장구조가 4비트 에스박스 , 및 을 포함하는 3-round Feistel 확장구조인 경우,상기 복수의 입력비트들에 대해 상기 4비트 에스박스에 관한 다음의 조건들을 모두 충족시키는 연산구간을 적용하는 것을 특징으로 하는 DLBN이 3 이상인 조건을 만족하는 확장 에스박스
|
| 10 |
10
복수의 입력비트들을 수신하는 단계;상기 복수의 입력비트들에 대해 적어도 하나의 작은 에스박스(S-box)에 관한 확장구조 - 상기 확장구조는 DBN(Differential Branch Number)과 LBN(Linear Branch Number) 중 최소값에 해당하는 DLBN(Differential-Linear Branch Number)이 3이상인 조건을 충족함 - 로 정의되는 연산구간을 적용하는 단계; 및상기 연산구간의 적용에 따른 결과로서 복수의 출력비트들을 생성하는 단계를 포함하는 DLBN이 3 이상인 조건을 만족하는 확장 에스박스를 이용한 비트 연산 방법
|
