| 1 |
1
통신 시스템에서 제1 통신 노드의 동작 방법으로,제2 통신 노드로부터 신호를 수신하는 단계;상기 신호를 복조함으로써 LLR(log-likelihood ratio)을 생성하는 단계;상기 LLR을 단계로 양자화함으로써 개의 비트들로 구성되는 벡터를 생성하는 단계; 및상기 벡터에 대한 오류 정정 동작을 수행하는 단계를 포함하며, 상기 은 2 이상의 자연수인, 제1 통신 노드의 동작 방법
|
| 2 |
2
청구항 1에 있어서,상기 벡터는 이진 순환 벡터(binary cyclic vector)인 것을 특징으로 하는, 제1 통신 노드의 동작 방법
|
| 3 |
3
청구항 1에 있어서,상기 LLR을 단계로 양자화함으로써 개의 비트들로 구성되는 벡터를 생성하는 단계는,상기 LLR을 0 내지 A의 범위에서 단계로 양자화 하는 단계; 및상기 양자화된 LLR에 기초하여, 개의 및 개의 삭제 비트들로 구성되는 벡터를 생성하는 단계를 포함하는 것을 특징으로 하는, 제1 통신 노드의 동작 방법
|
| 4 |
4
청구항 3에 있어서,상기 삭제 비트들을 비트 0 및 1이 동일한 개수가 되도록 대체하는 단계를 더 포함하는 것을 특징으로 하는, 제1 통신 노드의 동작 방법
|
| 5 |
5
청구항 1에 있어서,상기 벡터에 대한 오류 정정 동작을 수행하는 단계는,상기 벡터의 신드롬(syndrome)을 계산하고, 상기 신드롬 정보에 기초하여 상기 벡터에 존재하는 오류의 위치(error location)를 확인하는 단계; 및상기 확인된 위치에 존재하는 오류를 정정(error correction)하는 단계를 더 포함하는 것을 특징으로 하는, 제1 통신 노드의 동작 방법
|
| 6 |
6
청구항 5에 있어서,상기 벡터의 오류 정정 동작은 비트 플립핑(bit flipping) 동작으로 수행되는 것을 특징으로 하는, 제1 통신 노드의 동작 방법
|
| 7 |
7
통신 시스템에서 제1 통신 노드로서,프로세서(processor);상기 프로세서와 전자적(electronic)으로 통신하는 메모리(memory); 및 상기 메모리에 저장되는 명령들(instructions)을 포함하며,상기 명령들이 상기 프로세서에 의해 실행되는 경우, 상기 명령들은 상기 제1 통신 노드가,제2 통신 노드로부터 신호를 수신하고;상기 신호를 복조함으로써 LLR(log-likelihood ratio)을 생성하고;상기 LLR을 단계로 양자화함으로써 개의 비트들로 구성되는 벡터를 생성하고; 그리고상기 벡터에 대한 오류 정정 동작을 수행하는 것을 야기하도록 동작하고, 상기 m은 2 이상의 자연수인, 제1 통신 노드
|
| 8 |
8
청구항 7에 있어서,상기 벡터는 이진 순환 벡터(binary cyclic vector)인 것을 특징으로 하는, 제1 통신 노드
|
| 9 |
9
청구항 7에 있어서,상기 LLR을 단계로 양자화함으로써 개의 비트들로 구성되는 벡터를 생성하는 과정은,상기 LLR을 0 내지 A의 범위에서 단계로 양자화 하고; 그리고상기 양자화된 LLR에 기초하여, 개의 및 개의 삭제 비트들로 구성되는 벡터를 생성하는 것을 더 야기하도록 동작하는 것을 특징으로 하는, 제1 통신 노드
|
| 10 |
10
청구항 9에 있어서,상기 명령들은, 상기 삭제 비트들을 비트 0 및 1이 동일한 개수가 되도록 대체하는 것을 더 야기하도록 동작하는 것을 특징으로 하는, 제1 통신 노드
|
| 11 |
11
청구항 7에 있어서,상기 벡터에 대한 오류 정정 동작을 수행하는 과정은,상기 벡터의 신드롬(syndrome)을 계산하고, 상기 신드롬 정보에 기초하여 상기 벡터에 존재하는 오류의 위치(error location)를 확인하고; 그리고상기 확인된 위치에 존재하는 오류를 정정(error correction)하는 것을 더 야기하도록 동작하는 것을 특징으로 하는, 제1 통신 노드
|
| 12 |
12
청구항 11에 있어서,상기 벡터의 오류 정정 동작은 비트 플립핑(bit flipping) 동작으로 수행되는 것을 특징으로 하는, 제1 통신 노드
|
