| 1 |
1
CPU로부터 저속 클럭을 입력 받고, 고속 클럭을 위한 추가 클럭 버퍼를 포함하는 저전력 클럭킹 인터페이스; 저전력 클럭킹 인터페이스로부터 클럭을 입력 받아 ILFM을 통해 고속 클럭으로 변환하는 복수의 D램; 및 각각의 D램으로부터 클럭을 입력 받고, 송신부와 수신부를 포함하는 복수의 데이터 버퍼를 포함하고, 복수의 데이터 버퍼 각각은,데이터 전송 대역폭을 증가시키기 위해 데이터 버퍼에 대해 복수의 단의 인덕티브 차동 증폭기를 사용하는 고속 데이터 버퍼 시스템
|
| 2 |
2
제1항에 있어서,복수의 D램은, 입력 받은 저속 클럭을 ILFM을 통해 고주파 클럭으로 변환하고, ILFM은 칩 크기를 감소시키고, 라우팅 금속의 저항과 기생 캐패시턴스를 감소시키기 위해 단일 분산 인덕터를 사용하는 고속 데이터 버퍼 시스템
|
| 3 |
3
제1항에 있어서,복수의 D램은, 모든 D램 간의 전송 지연시간 클럭킹의 동기화를 수행하여 입력 받은 저속 클럭을 동기식 고속 클럭으로 변환하는 고속 데이터 버퍼 시스템
|
| 4 |
4
제1항에 있어서,복수의 데이터 버퍼 각각은, 제로(zero) 내지 투-폴(two poles) 시스템을 사용함으로써 데이터 전송의 대역폭을 확대하기 위하여 인덕터가 복수의 단의 인덕티브 차동 증폭기에 통합되는 고속 데이터 버퍼 시스템
|
| 5 |
5
제4항에 있어서,복수의 데이터 버퍼의 각각의 수신부는, 데이터 전송의 대역폭을 확대하기 위하여 인덕터가 통합된 세 개의 단의 인덕티브 차동 증폭기를 사용하는 고속 데이터 버퍼 시스템
|
| 6 |
6
제4항에 있어서,복수의 데이터 버퍼의 각각의 송신부는, 데이터 전송의 대역폭을 확대하기 위하여 인덕터가 통합된 두 개의 단의 인덕티브 차동 증폭기를 사용하는 고속 데이터 버퍼 시스템
|
