| 1 |
1
다수의 세라믹 레이어가 적층된 적층체;상기 각 세라믹 레이어를 연결하는 비아홀;상기 적층체 내부에 충전된 몰딩수지; 및상기 적층된 세라믹 레이어와 상기 몰딩수지의 접합부를 포함하되, 상기 세라믹 레이어와 상기 몰딩수지의 접합부는 불균일 경계형태의 접합부 내벽을 형성하는 것을 특징으로 하는 세라믹 적층형 반도체 패키지
|
| 2 |
2
제1항에 있어서, 상기 불균일 경계형태의 접합부 내벽은상기 적층된 세라믹 레이어들의 일부 레이어가 상기 몰딩수지쪽 방향으로 확장되는 것을 특징으로 하는 세라믹 적층형 반도체 패키지
|
| 3 |
3
제1항에 있어서, 상기 불균일 경계형태의 접합부 내벽은상기 적층된 세라믹 레이어들의 일부 레이어가 상기 몰딩수지에서 멀어지는 방향으로 단축되는 것을 특징으로 하는 세라믹 적층형 반도체 패키지
|
| 4 |
4
제1항에 있어서, 상기 불균일 경계형태의 접합부 내벽은상기 적층된 세라믹 레이어들 중 한 레이어 건너 하나씩의 레이어가 상기 몰딩수지쪽 방향으로 확장되는 것을 특징으로 하는 세라믹 적층형 반도체 패키지
|
| 5 |
5
제1항에 있어서, 상기 불균일 경계형태의 접합부 내벽은상기 적층된 세라믹 레이어들 중 한 레이어 건너 하나씩의 레이어가 상기 몰딩수지에서 멀어지는 방향으로 단축되는 것을 특징으로 하는 세라믹 적층형 반도체 패키지
|
| 6 |
6
제1항에 있어서, 상기 비아홀은상기 세라믹 레이어간에 겹치지 않게 다른 위치에 배치되는 것을 특징으로 하는 세라믹 적층형 반도체 패키지
|
| 7 |
7
제1항에 있어서, 상기 비아홀은상기 각 세라믹 레이어 내에서 상이한 다수의 직경을 갖는 것을 특징으로 하는 세라믹 적층형 반도체 패키지
|
| 8 |
8
다수의 세라믹 레이어를 적층하여 적층체를 제작하는 단계;상기 각 세라믹 레이어를 연결하는 비아홀을 형성하는 단계;상기 적층체 내부에 몰딩수지를 충전하는 단계; 및상기 적층된 세라믹 레이어와 상기 몰딩수지의 접합부에 불균일 경계형태의 접합부 내벽을 형성하는 단계를 포함하는 세라믹 적층형 반도체 패키징 방법
|
| 9 |
9
제8항에 있어서, 상기 불균일 경계형태의 접합부 내벽을 형성하는 단계는상기 적층된 세라믹 레이어들의 일부 레이어를 상기 몰딩수지쪽 방향으로 확장하는 것을 포함하는 세라믹 적층형 반도체 패키징 방법
|
| 10 |
10
제8항에 있어서, 상기 불균일 경계형태의 접합부 내벽을 형성하는 단계는상기 적층된 세라믹 레이어들의 일부 레이어를 상기 몰딩수지에서 멀어지는 방향으로 단축하는 것을 포함하는 세라믹 적층형 반도체 패키징 방법
|
| 11 |
11
제8항에 있어서, 상기 불균일 경계형태의 접합부 내벽을 형성하는 단계는상기 적층된 세라믹 레이어들 중 한 레이어 건너 하나씩의 레이어를 상기 몰딩수지쪽 방향으로 확장하는 것을 포함하는 세라믹 적층형 반도체 패키징 방법
|
| 12 |
12
제8항에 있어서, 상기 불균일 경계형태의 접합부 내벽을 형성하는 단계는상기 적층된 세라믹 레이어들 중 한 레이어 건너 하나씩의 레이어를 상기 몰딩수지에서 멀어지는 방향으로 단축하는 것을 포함하는 세라믹 적층형 반도체 패키징 방법
|
| 13 |
13
제8항에 있어서, 상기 비아홀을 형성하는 단계는상기 각 세라믹 레이어의 비아홀을 세라믹 레이어간에 겹치지 않게 다른 위치에 배치하여 형성하는 것을 포함하는 세라믹 적층형 반도체 패키징 방법
|
| 14 |
14
제8항에 있어서, 상기 비아홀을 형성하는 단계는상기 각 세라믹 레이어 내에, 다수의 상이한 직경을 갖는 비아홀을 형성하는 것을 포함하는 세라믹 적층형 반도체 패키징 방법
|
| 15 |
15
제8항 내지 제14항 중 어느 한 항에 기재된 세라믹 적층형 반도체 패키징 방법에 의해 제조된 전기 소자
|
| 16 |
16
제8항 내지 제14항 중 어느 한 항에 기재된 세라믹 적층형 반도체 패키징 방법에 의해 제조된 전기회로 기판
|
