| 1 |
1
N개의 금속 시트(sheet)와 N-1개의 유전체 시트를 서로 번갈아 적층하여 적층구조체를 형성하는 단계 - 여기서, N은 3이상의 자연수임 -;상기 적층구조체를 미리 결정된 너비에 따라 커팅(cutting)하는 단계; 및상기 커팅된 적층구조체를 미리 결정된 높이에 따라 커팅하는 단계를 포함하는, 수평 어레이 일체형 구조를 갖는 커패시터의 제조방법
|
| 2 |
2
제1항에 있어서,상기 적층구조체를 형성하는 단계는현재 최상위층에 위치한 시트의 표면을 처리하고 상기 최상위층 시트의 위에 새로운 시트를 축적 및 압축하는 단계를 더 포함하는, 수평 어레이 일체형 구조를 갖는 커패시터의 제조방법
|
| 3 |
3
제1항에 있어서,상기 커패시터를 눕힌 상태에서 기계적 평탄화(mechanical planarization) 단계를 더 포함하는, 수평 어레이 일체형 구조를 갖는 커패시터의 제조방법
|
| 4 |
4
제1항에 있어서,상기 너비 및 상기 높이는 상기 커패시터에 포함된 개별 커패시터의 커패시턴스에 따라 결정되는, 수평 어레이 일체형 구조를 갖는 커패시터의 제조방법
|
| 5 |
5
제1항에 있어서,상기 너비 및 상기 높이는 상기 커패시터가 실장될 인쇄회로기판(Printed Circuit Board, PCB)의 크기에 따라 결정되고,상기 유전체 시트의 두께는 상기 커패시터에 포함된 개별 커패시터의 커패시턴스에 따라 결정되는, 커패시터의 제조방법
|
| 6 |
6
복수의 개별 커패시터를 포함하는 수평 어레이 일체형 구조를 갖는 커패시터에 있어서,N개의 금속 시트(sheet)와 N-1개의 유전체 시트가 수평 방향으로 서로 번갈아 배치되도록 구성되는 - 여기서, N은 3이상의 자연수임 -, 수평 어레이 일체형 구조를 갖는 커패시터
|
| 7 |
7
제6항에 있어서,상기 수평 어레이 일체형 구조를 갖는 커패시터의 너비 및 높이는 상기 개별 커패시터의 커패시턴스에 따라 결정되는, 수평 어레이 일체형 구조를 갖는 커패시터
|
| 8 |
8
제6항에 있어서,상기 수평 어레이 일체형 구조를 갖는 커패시터의 너비 및 높이는 상기 수평 어레이 일체형 구조를 갖는 커패시터가 실장될 인쇄회로기판(Printed Circuit Board, PCB)의 크기에 따라 결정되고,상기 유전체 시트의 두께는 상기 개별 커패시터의 커패시턴스에 따라 결정되는, 수평 어레이 일체형 구조를 갖는 커패시터
|
| 9 |
9
N개의 금속 시트(sheet), 적어도 하나의 유전체 시트, 적어도 하나의 저항체 시트, 및 적어도 하나의 자성체 시트를 적층하여 적층구조체를 형성하는 단계 - 여기서, N은 4이상의 자연수이고, 상기 유전체 시트, 상기 저항체 시트, 및 상기 자성체 시트의 총 개수는 N-1개이고, 상기 적층구조체에서 각각의 금속 시트 사이에는 상기 유전체 시트, 상기 저항체 시트, 및 상기 자성체 시트 중 어느 하나가 적층됨 -;상기 적층구조체를 미리 결정된 너비에 따라 커팅(cutting)하는 단계; 및상기 커팅된 적층구조체를 미리 결정된 높이에 따라 커팅하는 단계를 포함하는, 수평 어레이 일체형 구조를 갖는 전자부품의 제조방법
|
| 10 |
10
제9항에 있어서,상기 적층구조체를 형성하는 단계는현재 최상위층에 위치한 시트의 표면을 처리하고 상기 최상위층 시트의 위에 새로운 시트를 축적 및 압축하는 단계를 더 포함하는, 수평 어레이 일체형 구조를 갖는 전자부품의 제조방법
|
| 11 |
11
제9항에 있어서,상기 전자부품을 눕힌 상태에서 기계적 평탄화(mechanical planarization) 단계를 더 포함하는, 수평 어레이 일체형 구조를 갖는 전자부품의 제조방법
|
| 12 |
12
제9항에 있어서,상기 너비 및 상기 높이는 상기 전자부품에 포함된 개별 커패시터의 커패시턴스, 개별 저항기(resistor)의 저항(resistance), 및 개별 인덕터의 인덕턴스에 따라 결정되는, 수평 어레이 일체형 구조를 갖는 전자부품의 제조방법
|
| 13 |
13
제9항에 있어서,상기 너비 및 상기 높이는 상기 전자부품이 실장될 인쇄회로기판(Printed Circuit Board, PCB)의 크기에 따라 결정되고,상기 유전체 시트의 두께는 상기 전자부품에 포함된 개별 커패시터의 커패시턴스에 따라 결정되고,상기 저항체 시트의 두께는 상기 전자부품에 포함된 개별 저항기의 저항에 따라 결정되고,상기 자성체 시트의 두께는 상기 전자부품에 포함된 개별 인덕터의 인덕턴스에 따라 결정되는, 수평 어레이 일체형 구조를 갖는 전자부품의 제조방법
|
| 14 |
14
적어도 하나의 개별 커패시터, 적어도 하나의 개별 저항기, 및 적어도 하나의 개별 인덕터를 포함하는 수평 어레이 일체형 구조를 갖는 전자부품에 있어서,N개의 금속 시트(sheet), 적어도 하나의 유전체 시트, 적어도 하나의 저항체 시트, 및 적어도 하나의 자성체 시트가 수평 방향으로 배치되도록 구성되는 - 여기서, N은 4이상의 자연수이고, 상기 유전체 시트, 상기 저항체 시트, 및 상기 자성체 시트의 총 개수는 N-1개이고, 각각의 금속 시트 사이에는 상기 유전체 시트, 상기 저항체 시트, 및 사익 자성체 시트 중 어느 하나가 배치됨 -, 수평 어레이 일체형 구조를 갖는 전자부품
|
| 15 |
15
제14항에 있어서,상기 전자부품의 너비 및 높이는 상기 전자부품에 포함된 개별 커패시터의 커패시턴스, 개별 저항기(resistor)의 저항(resistance), 및 개별 인덕터의 인덕턴스에 따라 결정되는, 수평 어레이 일체형 구조를 갖는 전자부품
|
| 16 |
16
제14항에 있어서,상기 전자부품의 너비 및 높이는 상기 전자부품이 실장될 인쇄회로기판(Printed Circuit Board, PCB)의 크기에 따라 결정되고,상기 유전체 시트의 두께는 상기 전자부품에 포함된 개별 커패시터의 커패시턴스에 따라 결정되고,상기 저항체 시트의 두께는 상기 전자부품에 포함된 개별 저항기의 저항에 따라 결정되고,상기 자성체 시트의 두께는 상기 전자부품에 포함된 개별 인덕터의 인덕턴스에 따라 결정되는, 수평 어레이 일체형 구조를 갖는 전자부품
|
