| 1 |
1
FSK(Frequency Shift Keying) 무선 통신 방식에 따라 수신되는 데이터 비트에 대응하는 제1 주파수 또는 제2 주파수를 합성하여 출력하는 신호 합성기로서,서로 다른 용량의 복수의 제1 커패시터를 구비하고 상기 제1 주파수와 상기 제2 주파수 사이의 기준 주파수의 설정에 이용되는 제1 캡 뱅크, 동일한 용량의 복수의 제2 커패시터를 구비하고 상기 기준 주파수로부터 지정된 주파수 옵셋의 주파수 변위의 설정에 따라 상기 FSK 무선 통신 방식의 상기 데이터 비트에 대응하는 제1 주파수 또는 제2 주파수로의 변조에 이용되는 제2 캡 뱅크 및 인덕터를 포함하고 제1 캡 뱅크 및 제2 캡 뱅크의 연결된 커패시터들과 인덕터에 따라 주파수 신호를 출력하는 VCO; 및상기 주파수 신호를 카운팅하는 카운터를 포함하고 상기 카운터를 이용하여 제1 캡 뱅크 및 상기 제2 캡 뱅크를 캘리브레이션하는 디지털 제어 블록;을 포함하고, 상기 디지털 제어 블록은 캘리브레이션 시작 신호의 수신에 따라 상기 VCO가 상기 기준 주파수를 출력하도록 상기 제1 캡 뱅크를 상기 카운터를 이용하여 캘리브레이션하고 상기 제1 캡 뱅크의 캘리브레이션 완료 이후에 상기 주파수 변위에 대응하는 상기 복수의 제2 커패시터의 주파수 변위 개수를 결정하기 위해 상기 제2 캡 뱅크를 상기 카운터를 이용하여 캘리브레이션하고,상기 결정된 주파수 변위 개수는 상기 VCO에서 상기 제2 캡 뱅크를 통해 상기 기준 주파수로부터 수신되는 데이터 비트에 대응하는 상기 제1 주파수 또는 상기 제2 주파수의 주파수 신호의 생성에 이용되는, 신호 합성기
|
| 2 |
2
제1항에 있어서,상기 제1 캡 뱅크와 상기 제2 캡 뱅크의 캘리브레이션 이후에, 상기 디지털 제어 블록은 수신되는 데이터 비트에 따라 데이터 비트에 대응하고 상기 기준 주파수에 상기 주파수 변위가 더해지거나 차감된 상기 제1 주파수 또는 상기 제2 주파수를 출력하도록 상기 결정된 주파수 변위 개수 만큼의 복수의 제2 커패시터를 연결하거나 오픈하는,신호 합성기
|
| 3 |
3
제1항에 있어서, 상기 디지털 제어 블록은 콘트롤러를 더 포함하고, 상기 제1 캡 뱅크로 N 비트의 제1 캡 뱅크 제어신호와 상기 제2 캡 뱅크로 복수의 제2 커패시터 각각을 오픈 또는 연결하기 위한 M 비트의 제2 캡 뱅크 제어신호를 출력하는 상기 콘트롤러는, 상기 제1 캡 뱅크의 캘리블레이션 수행 완료에 따라 결정되는 N 비트의 제1 캡 뱅크 제어신호를 출력하는 상태에서 기준 개수로부터 주파수 변위를 반영한 설계 변위 개수의 제2 커패시터를 연결 또는 오픈하기 위한 제2 캡 뱅크 제어신호를 출력하고 상기 카운터로부터 결정되는 제2 실측 주파수와 상기 기준 개수의 제2 커패시터의 연결에 따라 상기 카운터로부터 결정되는 제1 실측 주파수의 비교에 따라 상기 주파수 변위에 대응하는 제2 커패시터의 주파수 변위 개수를 결정하여 상기 제2 캡 뱅크를 캘리브레이션하며, 상기 N 과 M은 상이한, 신호 합성기
|
| 4 |
4
제3항에 있어서, 상기 콘트롤러는, 상기 제1 캡 뱅크의 캘리브레이션을 위해, 상기 복수의 제2 커패시터 중 기준 개수의 제2 커패시터를 연결하기 위한 제2 캡 뱅크 제어신호를 출력한 상태에서 상기 제1 캡 뱅크 제어신호를 출력하고 상기 카운터로부터 결정되는 제1 실측 주파수와 기준 주파수의 비교에 따라 상기 제1 캡 뱅크 제어신호를 변경하여 상기 제1 캡 뱅크를 캘리블레이션하는, 신호 합성기
|
| 5 |
5
제3항에 있어서, 상기 디지털 제어 블록은 가우시안 필터를 더 포함하고, 데이터 비트를 수신하는 상기 콘트롤러는 상기 가우시안 필터를 통해 현재 출력되는 제2 캡 뱅크 제어신호로부터 상기 데이터 비트에 따라 상기 주파수 변위 개수로부터 결정되는 제2 캡 뱅크 제어신호로 단계적으로 변경하여 출력하고,상기 콘트롤러는 상태 머신(State Machine)을 포함하여 구현되는, 신호 합성기
|
| 6 |
6
삭제
|
| 7 |
7
제1항에 있어서,상기 신호 합성기는 지정된 ISM(Industrial Scientific Medical) 밴드에서의 무선통신을 위한 통신 칩셋에 내장되는,신호 합성기
|
| 8 |
8
FSK(Frequency Shift Keying) 무선 통신 방식에 따라 수신되는 데이터 비트에 대응하는 제1 주파수 또는 제2 주파수를 합성하여 출력하는 신호 합성기가 수행하는 신호 합성 방법으로서, 상기 신호 합성기의 VCO가 상기 제1 주파수와 상기 제2 주파수 사이의 기준 주파수를 출력하도록, 서로 다른 용량의 복수의 제1 커패시터를 포함하고 상기 기준 주파수의 설정에 이용되는 제1 캡 뱅크를 카운터를 이용하여 캘리브레이션 하는 단계; 상기 제1 캡 뱅크의 캘리브레이션 완료 이후에, 동일한 용량의 복수의 제2 커패시터를 포함하고 상기 기준 주파수로부터 지정된 주파수 옵셋의 주파수 변위에 대응하는 상기 복수의 제2 커패시터의 주파수 변위 개수를 결정하기 위해 상기 카운터를 이용하여 제2 캡 뱅크를 캘리브레이션 하는 단계; 및 캘리브레이션에 따라 결정된 제1 캡 뱅크 제어신호와 수신되는 데이터 비트에 대응하고 캘리브레이션에 의해 결정된 주파수 변위 개수를 이용한 제2 캡 뱅크 제어신호에 따라 상기 제1 캡 뱅크, 상기 제2 캡 뱅크 및 인덕터에 의해 주파수 신호를 출력하는 단계;를 포함하고, 상기 결정된 주파수 변위 개수는 상기 VCO에서 상기 제2 캡 뱅크를 통해 상기 기준 주파수로부터 수신되는 데이터 비트에 대응하는 상기 FSK 무선 통신 방식의 상기 제1 주파수 또는 상기 제2 주파수의 주파수 신호의 생성에 이용되는, 신호 합성 방법
|
| 9 |
9
제8항에 있어서, 상기 주파수 신호를 출력하는 단계는, 수신되는 데이터 비트에 따라 데이터 비트에 대응하고 상기 기준 주파수에 상기 주파수 변위가 더해지거나 차감된 상기 제1 주파수 또는 상기 제2 주파수의 주파수 신호를 출력하도록 상기 결정된 주파수 변위 개수만큼의 복수의 제2 커패시터를 연결하거나 오픈하는,신호 합성 방법
|
| 10 |
10
제8항에 있어서, 상기 제2 캡 뱅크를 캘리브레이션하는 단계는, N 비트의 상기 제1 캡 뱅크 제어신호의 출력과 변경을 통한 상기 제1 캡 뱅크에 대한 캘리브레이션의 수행 완료 이후에 M 비트의 상기 제2 캡 뱅크 제어신호의 출력을 통해 상기 제2 캡 뱅크에 대한 캘리브레이션을 수행하며, 상기 제2 캡 뱅크를 캘리브레이션하는 단계는,기준 개수로부터 주파수 변위를 반영한 설계 변위 개수의 제2 커패시터를 연결 또는 오픈하기 위한 제2 캡 뱅크 제어신호를 출력하는 단계;상기 제2 캡 뱅크 제어신호에 따라 생성된 주파수 신호에 대해 카운터를 이용하여 제2 실측 주파수를 결정하는 단계;상기 기준 개수의 제2 커패시터 연결에 따라 상기 카운터에 의해 결정되는 제1 실측 주파수와 상기 제2 실측 주파수를 비교하는 단계; 및 상기 비교에 따라 상기 주파수 변위에 대응하는 제2 커패시터의 주파수 변위 개수를 결정하는 단계;를 포함하며, 상기 N과 M은 상이한, 신호 합성 방법
|
| 11 |
11
제10항에 있어서,상기 제1 캡 뱅크를 캘리브레이션 하는 단계는, 상기 복수의 제2 커패시터 중 기준 개수의 제2 커패시터를 연결하기 위한 제2 캡 뱅크 제어신호를 출력한 상태에서 상기 제1 캡 뱅크 제어신호를 출력하고 상기 제1 캡 뱅크 제어신호에 따라 생성된 주파수 신호에 대해 카운터로부터 결정되는 제1 실측 주파수와 기준 주파수의 비교에 따라 상기 제1 캡 뱅크 제어신호를 변경하여 상기 제1 캡 뱅크를 캘리블레이션하는, 신호 합성 방법
|
| 12 |
12
제10항에 있어서,상기 주파수 신호를 출력하는 단계는 가우시안 필터를 통해 현재 출력되는 제2 캡 뱅크 제어신호로부터 상기 데이터 비트에 따라 상기 주파수 변위 개수로부터 결정되는 제2 캡 뱅크 제어신호로 단계적으로 변경하여 출력하는, 신호 합성 방법
|
| 13 |
13
제1항의 신호 합성기;를 포함하는 통신 칩셋;상기 통신 칩셋과 무선통신을 위한 데이터 비트를 송수신하는 프로세서; 및 상기 통신 칩셋으로부터의 주파수 신호에 연결되는 안테나;를 포함하는, 통신 장치
|
