| 1 |
1
멀티비트 데이터와 풀업 제어 신호 및 풀다운 제어 신호에 의해 풀업 또는 풀다운 경로의 출력 임피던스를 조절하여 출력 노드에 연결된 채널을 구동하는 구동 회로;상기 멀티비트 데이터 또는 상기 멀티비트 데이터를 복제한 복제 멀티비트 데이터와 캘리브레이션 신호에 따라 상기 풀업 제어 신호 및 풀다운 제어 신호를 생성하는 구동 제어 회로 및상기 캘리브레이션 신호를 저장하는 룩업 테이블;을 포함하는 송신기
|
| 2 |
2
청구항 1에 있어서, 상기 구동 회로는상기 멀티비트 데이터 중 상위 비트 신호를 구동하는 제 1 구동 회로; 및 상기 멀티비트 데이터 중 하위 비트 신호를 구동하는 제 2 구동 회로;를 포함하되,상기 제 1 구동 회로 및 상기 제 2 구동 회로는 상기 출력 노드에 공통 연결되는 송신기
|
| 3 |
3
청구항 2에 있어서, 상기 제 1 구동 회로는 각각 상기 상위 비트 신호를 구동하고 상기 출력 노드에 공통 연결되는 다수의 제 1 구동 회로 슬라이스를 포함하고, 상기 제 2 구동 회로는 각각 상기 하위 비트 신호를 구동하고 상기 출력 노드에 공통 연결되는 다수의 제 2 구동 회로 슬라이스를 포함하는 송신기
|
| 4 |
4
청구항 3에 있어서, 상기 제 1 구동 회로 슬라이스와 상기 제 2 구동 회로 슬라이스의 개수비는 2:1인 송신기
|
| 5 |
5
청구항 3에 있어서, 상기 제 1 구동 회로 슬라이스는상기 상위 비트 신호가 게이트에 인가되고 제 1 전원에 드레인이 연결되고 제 1 노드에 소스가 연결되는 제 1 PMOS 트랜지스터;상기 상위 비트 신호가 게이트에 인가되고 제 2 전원에 드레인이 연결되고 제 2 노드에 소스가 연결되는 제 1 NMOS 트랜지스터;상기 출력 노드에 연결되는 제 3 노드와 상기 제 1 노드 사이에 연결되고 상기 풀업 제어 신호에 의해 임피던스를 조절하는 제 1 조정 회로; 및상기 제 2 노드와 상기 제 3 노드 사이에 연결되고 상기 풀다운 제어 신호에 의해 임피던스를 조절하는 제 2 조정 회로;를 포함하는 송신기
|
| 6 |
6
청구항 5에 있어서, 상기 제 1 구동 회로 슬라이스는 상기 제 3 노드와 상기 출력 노드 사이에 연결된 제 1 저항을 더 포함하는 송신기
|
| 7 |
7
청구항 3에 있어서, 상기 제 2 구동 회로 슬라이스는상기 하위 비트 신호가 게이트에 인가되고 제 1 전원에 드레인이 연결되고 제 4 노드에 소스가 연결되는 제 2 PMOS 트랜지스터;상기 하위 비트 신호가 게이트에 인가되고 제 2 전원에 드레인이 연결되고 제 5 노드에 소스가 연결되는 제 2 NMOS 트랜지스터;상기 출력 노드에 연결되는 제 6 노드와 상기 제 4 노드 사이에 연결되고 상기 풀업 제어 신호에 의해 임피던스를 조절하는 제 3 조정 회로; 및상기 제 5 노드와 상기 제 6 노드 사이에 연결되고 상기 풀다운 제어 신호에 의해 임피던스를 조절하는 제 4 조정 회로;를 포함하는 송신기
|
| 8 |
8
청구항 7에 있어서, 상기 제 2 구동 회로 슬라이스는 상기 제 6 노드와 상기 출력 노드 사이에 연결된 제 2 저항을 더 포함하는 송신기
|
| 9 |
9
청구항 2에 있어서, 상기 구동 제어 회로는 다수의 제 1 선택 회로 및 다수의 제 2 선택 회로를 포함하되,상기 다수의 제 1 선택 회로 각각은 상기 멀티비트 데이터 또는 상기 복제 멀티비트 데이터에 따라 상기 캘리브레이션 신호 중 대응하는 신호를 선택하여 상기 풀업 제어 신호 중 대응하는 비트를 생성하고,상기 다수의 제 2 선택 회로 각각은 상기 멀티비트 데이터 또는 상기 복제 멀티비트 데이터에 따라 상기 캘리브레이션 신호 중 대응하는 신호를 선택하여 상기 풀다운 제어 신호 중 대응하는 비트를 생성하는 송신기
|
| 10 |
10
청구항 1에 있어서,입력된 데이터로부터 병렬 데이터를 생성하는 데이터 변환 회로; 및상기 병렬 데이터를 직렬화하여 상기 멀티비트 데이터를 생성하는 제 1 직렬화 회로를 더 포함하는 송신기
|
| 11 |
11
청구항 10에 있어서, 상기 제 1 직렬화 회로는상기 병렬 데이터로부터 직렬화된 상위 비트 신호를 출력하는 제 1 직렬화기; 및상기 병렬 데이터로부터 직렬화된 하위 비트 신호를 출력하는 제 2 직렬화 회로를 포함하는 송신기
|
| 12 |
12
청구항 10에 있어서,상기 병렬 데이터를 직렬화하여 상기 복제 멀티비트 데이터를 생성하는 제 2 직렬화 회로를 더 포함하는 송신기
|
| 13 |
13
청구항 12에 있어서, 상기 제 2 직렬화 회로는상기 병렬 데이터로부터 직렬화된 복제 상위 비트 신호를 출력하는 제 3 직렬화기; 및상기 병렬 데이터로부터 직렬화된 복제 하위 비트 신호를 출력하는 제 4 직렬화기를 포함하는 송신기
|
| 14 |
14
멀티비트 데이터와 풀업 제어 신호 및 풀다운 제어 신호에 의해 풀업 또는 풀다운 경로의 출력 임피던스를 조절하여 출력 노드에 연결된 채널을 구동하는 구동 회로;복제 멀티비트 데이터와 캘리브레이션 신호에 따라 상기 풀업 제어 신호 및 풀다운 제어 신호를 생성하는 구동 제어 회로;입력된 데이터로부터 병렬 데이터를 생성하는 데이터 변환 회로; 및상기 병렬 데이터를 직렬화하여 상기 멀티비트 데이터와 상기 복제 멀티비트 데이터를 생성하는 직렬화 회로를 포함하는 송신기
|
| 15 |
15
청구항 14에 있어서, 상기 캘리브레이션 신호를 저장하는 룩업 테이블을 더 포함하는 송신기
|
| 16 |
16
청구항 14에 있어서, 상기 직렬화 회로는 상기 병렬 데이터를 직렬화하여 상기 멀티비트 데이터를 생성하는 제 1 직렬화 회로; 및 상기 병렬 데이터를 직렬화하여 상기 복제 멀티비트 데이터를 생성하는 제 2 직렬화 회로를 포함하는 송신기
|
| 17 |
17
청구항 16에 있어서, 상기 제 1 직렬화 회로는 상기 병렬 데이터로부터 직렬화된 상위 비트 신호를 출력하는 제 1 직렬화기; 및 상기 병렬 데이터로부터 직렬화된 하위 비트 신호를 출력하는 제 2 직렬화 회로를 포함하고, 상기 제 2 직렬화 회로는 상기 병렬 데이터로부터 직렬화된 복제 상위 비트 신호를 출력하는 제 3 직렬화기; 및 상기 병렬 데이터로부터 직렬화된 복제 하위 비트 신호를 출력하는 제 4 직렬화기를 포함하는 송신기
|
| 18 |
18
청구항 14에 있어서, 상기 구동 회로는 상기 멀티비트 데이터 중 상위 비트 신호를 구동하는 제 1 구동 회로; 및 상기 멀티비트 데이터 중 하위 비트 신호를 구동하는 제 2 구동 회로를 포함하되, 상기 제 1 구동 회로 및 상기 제 2 구동 회로는 상기 출력 노드에 공통 연결되는 송신기
|
| 19 |
19
청구항 18에 있어서, 상기 제 1 구동 회로는 각각 상기 상위 비트 신호를 구동하고 상기 출력 노드에 공통 연결되는 다수의 제 1 구동 회로 슬라이스를 포함하고, 상기 제 2 구동 회로는 각각 상기 하위 비트 신호를 구동하고 상기 출력 노드에 공통 연결되는 다수의 제 2 구동 회로 슬라이스를 포함하는 송신기
|
| 20 |
20
청구항 18에 있어서, 상기 구동 제어 회로는 다수의 제 1 선택 회로 및 다수의 제 2 선택 회로를 포함하되,상기 다수의 제 1 선택 회로 각각은 상기 복제 멀티비트 데이터에 따라 상기 캘리브레이션 신호 중 대응하는 신호를 선택하여 상기 풀업 제어 신호 중 대응하는 비트를 생성하고,상기 다수의 제 2 선택 회로 각각은 상기 복제 멀티비트 데이터에 따라 상기 캘리브레이션 신호 중 대응하는 신호를 선택하여 상기 풀다운 제어 신호 중 대응하는 비트를 생성하는 송신기
|
