| 1 |
1
소정 전류나 전압 영역에서 다중 온도해를 갖는 열비트해 구현 물질로서, 내부 발열량 제어 파라미터의 조절을 통해 열전 방정식으로 결정되는 온도해 바이퍼케이션 특성을 제어하여 다중 온도해를 획득하고,획득한 다중 온도해의 수치범위에 0, 1, 2,
|
| 2 |
2
제1항에 있어서 상기 열비트해 구현 물질은, 열전 소재인 것을 특징으로 하는 온도 이산화 디지털 소자
|
| 3 |
3
제1항에 있어서 상기 열비트해 구현 물질은,온도 또는 위치에 따라 열전 물성이 바뀌는 특성을 가져 온도해가 비국소적이고 비선형 특성을 가지면서 열전 방정식에서 다중 온도해를 가질 수 있는 것을 특징으로 하는 온도 이산화 디지털 소자
|
| 4 |
4
제1항에 있어서 상기 내부 발열량 제어 파라미터는전류밀도 J인 것을 특징으로 하는 온도 이산화 디지털 소자
|
| 5 |
5
제1항에 있어서 상기 내부 발열량 제어 파라미터는 전압 V인 것을 특징으로 하는 온도 이산화 디지털 소자
|
| 6 |
6
제1항에 있어서 상기 내부 발열량 제어 파라미터는 외부저항 Rext 인 것을 특징으로 하는 온도 이산화 디지털 소자
|
| 7 |
7
제1항에 있어서 상기 열비트해 구현 물질은,PbTe, BaTiO3, GeTe, Ag2Te, Cu2Se, SnSe 또는 이들을 포함하는 합금으로 형성되어, 온도에 따라 전기 비저항이 급격히 변하는 것을 특징으로 하는 온도 이산화 디지털 소자
|
| 8 |
8
제1항에 있어서 상기 열비트해 구현 물질은,제백 계수 α가 α＞0 인 P형 열비트 물질과;제백 계수 α가 α＜0 인 N형 열비트 물질로 구분되는 것을 특징으로 하는 온도 이산화 디지털 소자
|
| 9 |
9
제1항에 있어서 상기 열비트해 구현 물질은 양단에 결합되는 전극;상기 열비트해 구현물질에 접촉되어 열비트 온도 정보를 획득하는 온도해 획득 단자를;더 포함하여 형성되고, 상기 제어 파라미터 변화량은 상기 전극을 통하여 전달되는 것을 특징으로 하는 온도 이산화 디지털 소자
|
| 10 |
10
제9항에 있어서 상기 열비트해 구현물질은m(m = 자연수)개의 적층구조로 형성되며, 이웃하는 적층이 있는 경우 이웃 적층과 제벡계수가 다르게 적층되는 것을 특징으로 하는 온도 이산화 디지털 소자
|
| 11 |
11
제10항에 있어서 상기 열비트해 구현물질은상기 제1전극과 접촉하는 P형 열비트 물질과;상기 제2전극과 접촉하는 N형 열비트 물질로; 순차 적층 형성되는 특징으로 하는 온도 이산화 디지털 소자
|
| 12 |
12
제9항 내지 제11항 중 어느 하나의 항에 있어서 상기 온도해 획득단자는 상기 열비트해 구현물질의 중심부에 접촉되어 열비트 온도 정보를 획득하는 것을 특징으로 하는 온도 이산화 디지털 소자
|
| 13 |
13
제12항에 있어서 상기 온도해 획득단자는열비트해 구현물질의 사이에 연결배치되는 정보층 레이어를 더 포함시키고,상기 정보층 레이어에 접촉되어 열비트 온도 정보를 획득하는 것을 특징으로 하는 온도 이산화 디지털 소자
|
| 14 |
14
제9항 내지 제11항 중 어느 하나의 항에 있어서 상기 온도해 획득단자는 상기 제1 전극 또는 제2 전극에 접촉되어 열비트 온도 정보를 획득하는 것을 특징으로 하는 온도 이산화 디지털 소자
|
| 15 |
15
제14항에 있어서 상기 온도해 획득단자는열비트해 구현물질의 단부에 연결배치되는 정보층 레이어를 더 포함시키고,상기 정보층 레이어에 접촉되어 열비트 온도 정보를 획득하는 것을 특징으로 하는 온도 이산화 디지털 소자
|
| 16 |
16
제9항에 있어서 상기 제1 전극 또는 제2 전극에는열절연 또는 냉각판이 결합되는 것을 특징으로 하는 온도 이산화 디지털 소자
|
| 17 |
17
제13항 내지 제15항 중 어느 하나의 항에 있어서 정보층 레이어는 열비트해 구현물질보다 큰 비저항을 갖는 것을 특징으로 하는 온도 이산화 디지털 소자
|
| 18 |
18
제13항 내지 제15항 중 어느 하나의 항에 있어서 정보층 레이어는 열비트해 구현물질보다 작은 열전도도를 갖는 것을 특징으로 하는 온도 이산화 디지털 소자
|
