| 1 |
1
기준 클록 신호와 분주 클록 신호의 위상 또는 주파수를 비교하는 위상 주파수 비교기; 상기 위상 주파수 비교기의 출력에 따라 비교 신호를 생성하는 전하 펌프;목표 분주비에 따라 분주 신호를 생성하는 변조기;상기 분주 신호의 크기가 변경을 탐지하여 보상 신호를 생성하는 보상 회로;상기 비교 신호와 상기 보상 신호에 따라 출력 클록 신호를 생성하는 발진기; 및상기 분주 신호에 따라 상기 출력 클록 신호를 분주하여 상기 분주 클록 신호를 생성하는 분주기를 포함하는 주파수 합성 회로
|
| 2 |
2
청구항 1에 있어서, 상기 비교 신호와 상기 보상 신호를 연산하여 제어 신호를 생성하는 연산 회로를 더 포함하는 주파수 합성 회로
|
| 3 |
3
청구항 2에 있어서, 상기 제어 신호의 출력을 전압 제어 신호로 변환하는 전압 변환 회로를 더 포함하는 주파수 합성 회로
|
| 4 |
4
청구항 1에 있어서, 상기 변조기는 상기 분주 클록 신호에 따라 상기 분주 신호를 가변하여 출력하되 상기 분주 신호의 시간에 따른 평균값이 상기 목표 분주비에 수렴하도록 하는 주파수 합성 회로
|
| 5 |
5
청구항 4에 있어서, 상기 보상 회로는상기 분주 클록 신호에 동기하여 상기 분주 신호의 값이 변경되는 시점을 탐지하여 펄스 신호를 생성하는 펄스 발생 회로; 및상기 펄스 발생 회로의 출력에 따라 상기 보상 신호를 생성하는 디지털 아날로그 변환기를 포함하는 주파수 합성 회로
|
| 6 |
6
청구항 5에 있어서, 상기 디지털 아날로그 변환기는 최대 2비트의 디지털 신호를 입력받아 상기 보상 신호를 생성하는 주파수 합성 회로
|
| 7 |
7
청구항 5에 있어서, 상기 펄스 발생 회로는 상기 분주 신호의 값이 증가하는 시점에 상승 펄스가 발생하는 하강 신호 및 상기 분주 신호의 값이 감소하는 시점에 상승 펄스가 발생하는 상승 신호를 생성하는 주파수 합성 회로
|
| 8 |
8
청구항 7에 있어서, 상기 디지털 아날로그 변환기는 상기 하강 신호의 상승 펄스가 발생할 때와 상기 상승 신호의 상승 펄스가 발생할 때 상기 보상 신호의 부호를 다르게 생성하는 주파수 합성 회로
|
| 9 |
9
청구항 5에 있어서, 변조기는 상기 분주 신호의 값이 일정하게 유지되는 구간을 표시하는 구간 신호를 생성하고, 상기 펄스 발생 회로는 상기 구간 신호와 상기 구간 신호를 지연한 지연 구간 신호에 따라 상기 펄스 신호를 생성하는 주파수 합성 회로
|
| 10 |
10
청구항 9에 있어서, 상기 보상 회로는 상기 분주 클록 신호에 따라 상기 구간 신호를 래치하여 상기 지연 구간 신호를 출력하는 플립플롭을 더 포함하는 주파수 합성 회로
|
| 11 |
11
청구항 9에 있어서, 상기 분주 신호는 상기 분주 클록 신호에 따라 제 1 값또는 상기 제 1 값보다 더 큰 제 2 값을 출력하되 상기 분주 신호가 상기 제 1 값을 갖는 경우 상기 구간 신호는 하이 레벨을 가지고 상기 분주 신호가 상기 제 2 값을 갖는 경우 상기 구간 신호는 로우 레벨을 갖는 주파수 합성 회로
|
