| 1 |
1
플라즈마 반응기 내에 기판을 위치시키는 단계;상기 플라즈마 반응기 내에 탄화수소 가스 및 수소 가스를 함께 주입하는 단계;상기 플라즈마 반응기 내의 온도는 200℃ 내지 600℃로, 압력은 0
|
| 2 |
2
제1항에 있어서,상기 고유전 탄화수소 박막의 등가 산화막 두께가 0
|
| 3 |
3
하부 전극;상부 전극; 및상기 하부 전극과 상기 상부 전극의 사이에 배치되는 커패시터 유전막;을 포함하고,상기 커패시터 유전막은 제1항의 방법에 의해 제조된 고유전 탄화수소 박막을 포함하는 것을 특징으로 하는 커패시터
|
| 4 |
4
제3항에 있어서,상기 하부 전극은 스택 구조, 실린더 구조, 및 컨케이브 구조 중에서 선택된 하나로 형성되는 것을 특징으로 하는 커패시터
|
| 5 |
5
제3항에 있어서,상기 상부 전극은 도전성을 갖는 금속막, 금속 질화막, 금속 산화막, 금속 산질화막, 및 불순물이 도핑된 폴리실리콘막 중에서 선택된 하나로 형성되는 것을 특징으로 하는 커패시터
|
| 6 |
6
제3항에 있어서,상기 커패시터 유전막은 적층된 복수의 유전층으로 구성되고,상기 복수의 유전층 중에서 하나의 유전층은 상기 고유전 탄화수소 박막으로 구성되고,상기 복수의 유전층 중에서 나머지 유전층은 실리콘 산화막, 실리콘 산질화막, 하프늄 산화막, 지르코늄 산화막, 탄탈륨 산화막, 및 티타늄 산화막 중에서 선택된 물질로 구성되는 것을 특징으로 하는 커패시터
|
| 7 |
7
활성 영역을 정의하는 기판;상기 활성 영역 상에 배치되는 게이트 유전막;상기 게이트 유전막 상에 배치되는 게이트 전극;상기 게이트 전극의 양측의 상기 활성 영역에 배치되는 소스/드레인 영역;상기 소스/드레인 영역에 연결되는 컨택 구조물; 및상기 컨택 구조물에 연결되는 커패시터;를 포함하고,상기 커패시터는 하부 전극, 커패시터 유전막, 및 상부 전극을 포함하고,상기 커패시터 유전막은 제1항의 방법에 의해 제조된 고유전 탄화수소 박막을 포함하는 것을 특징으로 하는 반도체 소자
|
| 8 |
8
활성 영역을 정의하는 기판;상기 기판에 매몰되고, 상기 활성 영역을 가로질러 제1 방향으로 연장되는 워드 라인;상기 워드 라인을 둘러싸는 게이트 유전막;상기 기판 상에서, 상기 워드 라인과 교차하는 제2 방향으로 연장되는 비트 라인;상기 활성 영역에 연결되는 컨택 구조물; 및상기 컨택 구조물에 연결되는 커패시터;를 포함하고,상기 커패시터는 하부 전극, 커패시터 유전막, 및 상부 전극을 포함하고,상기 커패시터 유전막은 제1항의 방법에 의해 제조된 고유전 탄화수소 박막을 포함하는 것을 특징으로 하는 반도체 소자
|
| 9 |
9
제7항 또는 제8항에 있어서,상기 하부 전극은 스택 구조, 실린더 구조, 및 컨케이브 구조 중에서 선택된 하나로 형성되고,상기 상부 전극은 도전성을 갖는 금속막, 금속 질화막, 금속 산화막, 금속 산질화막, 및 불순물이 도핑된 폴리실리콘막 중에서 선택된 하나로 형성되는 것을 특징으로 하는 반도체 소자
|
| 10 |
10
제7항 또는 제8항에 있어서,상기 커패시터 유전막은 적층된 복수의 유전층으로 구성되고,상기 복수의 유전층 중에서 하나의 유전층은 상기 고유전 탄화수소 박막으로 구성되고,상기 복수의 유전층 중에서 나머지 유전층은 실리콘 산화막, 실리콘 산질화막, 하프늄 산화막, 지르코늄 산화막, 탄탈륨 산화막, 및 티타늄 산화막 중에서 선택된 물질로 구성되는 것을 특징으로 하는 반도체 소자
|
