| 1 |
1
하이 사이드 및 로우 사이드 사이에 서로 직렬 접속된 제 1 도전형의 제 1 터널 전계효과 트랜지스터 및 제 2 도전형의 제 2 터널 전계효과 트랜지스터를 포함하는 인버터 소자로서,상기 인버터 소자가 3진 신호를 출력할 수 있도록, 상기 제 1 터널 전계효과 트랜지스터 및 상기 제 2 터널 전계효과 트랜지스터는 적어도 두 개의 터널링 모드 및 적어도 하나의 채널 인버젼 모드로 동작하는,3진 인버터 소자
|
| 2 |
2
제 1 항에 있어서,상기 적어도 두 개의 터널링 모드는 소오스-채널 터널링 모드 및 소오스-게이트 중첩 터널링 모드를 포함하는,3진 인버터 소자
|
| 3 |
3
제 1 항에 있어서,상기 적어도 하나의 채널 인버젼 모드는 드레인측 채널 인버젼 모드를 포함하고,상기 제 1 터널 전계효과 트랜지스터 및 상기 제 2 터널 전계효과 트랜지스터는 상기 드레인측 채널 인버젼 모드로 동작 시 게이트 전압의 변화에 대해서 드레인 전류가 일정 수준으로 포화되는 동작 구간을 갖는,3진 인버터 소자
|
| 4 |
4
제 3 항에 있어서,상기 제 1 터널 전계효과 트랜지스터 및 상기 제 2 터널 전계효과 트랜지스터가 상기 드레인측 채널 인버젼 모드로 동작 시, 상기 인버터 소자는 상기 하이 사이드와 상기 로우 사이드의 중간 전압을 출력하는, 3진 인버터 소자
|
| 5 |
5
제 2 항에 있어서,상기 제 1 터널 전계효과 트랜지스터 및 상기 제 2 터널 전계효과 트랜지스터는, 서로 다른 높이로 형성되고, 서로 반대되는 도핑 타입을 갖는 드레인 영역 및 소오스 영역;상기 소오스 영역 및 상기 드레인 영역 사이의 채널 영역;상기 채널 영역 상의 게이트 전극층; 및상기 게이트 전극층 및 상기 채널 영역 사이의 게이트 절연층을 각각 포함하고,상기 소오스-게이트 중첩 터널링 모드로 동작할 수 있도록, 상기 게이트 전극층의 적어도 일부는 상기 게이트 절연층을 개재하여 상기 소오스 영역과 중첩되도록 형성되는, 3진 인버터 소자
|
| 6 |
6
제 5 항에 있어서,상기 소오스 영역은 상기 드레인 영역보다 높게 형성되고,상기 채널 영역은 상기 소오스 영역의 하부로부터 상기 드레인 영역 방향으로 신장되게 형성되고,상기 게이트 전극층은 상기 채널 영역 상으로부터 상기 소오스 영역의 일측 상으로 신장되게 형성되는,3진 인버터 소자
|
| 7 |
7
제 5 항에 있어서,상기 소오스 영역 및 상기 채널 영역 사이에 상기 드레인 영역과 같은 도전형으로 도핑된 포켓 영역을 더 포함하는,3진 인버터 소자
|
| 8 |
8
제 5 항에 있어서,상기 드레인 영역은 상기 게이트 전극층의 일측으로부터 소정 거리만큼 이격되게 형성되는,3진 인버터 소자
|
