맞춤기술찾기

이전대상기술

듀얼-도메인 서브 샘플링 위상 고정 루프

  • 기술번호 : KST2022000979
  • 담당센터 : 서울동부기술혁신센터
  • 전화번호 : 02-2155-3662
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 출원의 실시예에 따른 서브 샘플링 위상 고정 루프는, 디지털 제어 발진기의 출력 클럭을 서브 샘플링하여, 전압 도메인 위상에 해당하는 부호 비트를 출력하는 제1 위상 출력부 및 상기 출력 클럭에 따라 설정되는 펄스 폭과 기준 클럭에 따라 설정되는 문턱 시간에 기초하여, 시간 도메인 위상에 해당하는 게인 비트를 출력하는 제2 위상 출력부를 포함한다.
Int. CL H03L 7/087 (2006.01.01) H03L 7/099 (2006.01.01) H03L 7/091 (2006.01.01) H03L 7/093 (2006.01.01) H03L 7/18 (2006.01.01)
CPC H03L 7/087(2013.01) H03L 7/0991(2013.01) H03L 7/091(2013.01) H03L 7/093(2013.01) H03L 7/1803(2013.01)
출원번호/일자 1020200089201 (2020.07.17)
출원인 고려대학교 산학협력단
등록번호/일자
공개번호/일자 10-2022-0010378 (2022.01.25) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 공개
심사진행상태 수리
심판사항
구분 국내출원/신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2020.07.17)
심사청구항수 18

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 고려대학교 산학협력단 대한민국 서울특별시 성북구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 김철우 서울특별시 강남구
2 최윤재 서울특별시 성동구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 이기성 대한민국 서울특별시 성동구 아차산로 ***, ***호 (성수동*가, 영동테크노타워)(특허법인주연)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2020.07.17 수리 (Accepted) 1-1-2020-0749512-59
2 선행기술조사의뢰서
Request for Prior Art Search
2021.04.16 수리 (Accepted) 9-1-9999-9999999-89
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
디지털 제어 발진기의 출력 클럭을 서브 샘플링하여, 전압 도메인 위상에 해당하는 부호 비트를 출력하는 제1 위상 출력부; 및상기 출력 클럭에 따라 설정되는 펄스 폭과 기준 클럭에 따라 설정되는 문턱 시간에 기초하여, 시간 도메인 위상에 해당하는 게인 비트를 출력하는 제2 위상 출력부를 포함하는, 서브 샘플링 위상 고정 루프
2 2
제1항에 있어서, 상기 부호 비트와 상기 게인 비트 간의 곱은 상기 출력 클럭의 위상을 조절하기 위한 디지털 루프 필터 값에 대응되는, 서브 샘플링 위상 고정 루프
3 3
제1항에 있어서, 상기 제1 위상 출력부는, 상기 기준 클럭에 따라, 상기 출력 클럭으로부터 제1 차동 입력 전압을 샘플링하는 샘플 앤 홀드부;상기 기준 클럭에 따라, 상기 제1 차동 입력 전압으로부터 래치 입력 신호를 샘플링하는 신호 샘플링부; 및상기 래치 입력 신호에 기초하여, 상기 부호 비트를 출력하는 SR 래치부를 포함하는, 서브 샘플링 위상 고정 루프
4 4
제3항에 있어서, 상기 신호 샘플링부는, 상기 기준 클럭에 따라 상기 제1 차동 입력 전압을 비교하고, 상기 비교 결과에 기초하여 한쌍의 제1 비교 신호를 출력하는 제1 비교기; 및상기 한쌍의 제1 비교 신호를 인버팅하는 한쌍의 인버터를 포함하는, 서브 샘플링 위상 고정 루프
5 5
제3항에 있어서, 상기 제2 위상 검출부는, 상기 기준 클럭과 상기 게인 비트에 기초하여, 상기 문턱 시간을 설정하기 위한 제2 차동 입력 전압을 출력하는 문턱 시간 제어부;상기 기준 클럭과 상기 제1 및 제2 차동 입력 전압에 기초하여, 상기 문턱 시간과 상기 펄스 폭을 설정하는 신호 설정부; 및상기 문턱 시간과 상기 펄스 폭을 서로 비교하고, 상기 비교 결과에 기초하여 상기 게인 비트를 출력하는 시간 비교부를 포함하는, 서브 샘플링 위상 고정 루프
6 6
제5항에 있어서, 상기 신호 설정부는 상기 기준 클럭에 따라 상기 제2 차동 입력 전압을 비교하고, 상기 비교 결과에 기초하여 한쌍의 제2 비교 신호를 출력하는 제2 비교기; 상기 한쌍의 제1 비교 신호에 대해 OR 연산을 수행하여, 상기 펄스 폭을 출력하는 제1 OR 게이트; 및상기 한쌍의 제2 비교 신호에 대해 OR 연산을 수행하여, 상기 문턱 시간을 출력하는 제2 OR 게이트를 포함하는, 서브 샘플링 위상 고정 루프
7 7
제5항에 있어서, 상기 문턱 시간 제어부는, 상기 게인 비트의 비트수를 카운팅하는 제1 디지털 카운터;상기 기준 클럭의 사이클 수를 카운팅하는 제2 디지털 카운터;상기 제1 및 제2 디지털 카운터를 통해 출력되는 한쌍의 카운팅 값에 기초하여, 상기 제2 차동 입력 전압을 생성하기 위한 디지털 로직 값을 출력하는 디지털 로직; 및상기 디지털 로직 값을 상기 제2 차동 입력 전압으로 컨버팅하는 컨버터를 포함하는, 서브 샘플링 위상 고정 루프
8 8
제7항에 있어서, 상기 컨버터는 저항 디지털-투-아날로그 컨버터(Ressitive Digital-to-Analog Converter, RDAC)인, 서브 샘플링 위상 고정 루프
9 9
제7항에 있어서, 상기 디지털 로직은 상기 게인 비트의 비트수에 기초하여, 상기 제1 디지털 카운터를 리셋시키는, 서브 샘플링 위상 고정 루프
10 10
제1항에 있어서, 상기 부호 비트와 상기 게인 비트에 기초하여, 상기 디지털 루프 필터 값을 연산하는 디지털 루프 필터; 및 상기 출력 클럭과 상기 기준 클럭에 기초하여, 상기 출력 클럭의 주파수를 고정시키기 위한 FLL 로직 값을 상기 디지털 제어 발진기로 출력하는 주파수 고정 루프를 더 포함하는, 서브 샘플링 위상 고정 루프
11 11
제10항에 있어서, 상기 디지털 제어 발진기는 상기 디지털 루프 필터 값에 기초하여, 상기 출력 클럭의 위상을 조절하는, 서브 샘플링 위상 고정 루프
12 12
제10항에 있어서, 상기 주파수 고정 루프는 상기 기준 클럭의 주파수를 일정 비율로 분할하는 주파수 분할기;상기 주파수 분할기를 통해 분할된 상기 기준 클럭에 따라, 상기 출력 클럭을 카운팅하는 루프 카운터; 및상기 루프 카운터를 통해 카운팅된 값에 기초하여, 상기 출력 클럭의 주파수를 고정시키는 고정 루프 로직을 포함하는, 서브 샘플링 위상 고정 루프
13 13
서브 샘플링 위상 고정 루프의 동작 방법으로서,제1 위상 출력부가 디지털 제어 발진기의 출력 클럭을 서브 샘플링하여, 전압 도메인 위상에 해당하는 부호 비트를 출력하는 단계; 제2 위상 출력부가 상기 출력 클럭에 따라 설정되는 문턱 시간과 기준 클럭에 따라 설정되는 펄스 폭에 기초하여, 시간 도메인 위상에 해당하는 게인 비트를 출력하는 단계; 및디지털 루프 필터가 상기 부호 비트와 상기 게인 비트에 기초하여, 상기 출력 클럭의 위상을 조절하기 위한 디지털 루프 필터 값을 연산하는 단계를 포함하는, 서브 샘플링 위상 고정 루프의 동작 방법
14 14
제13항에 있어서,상기 디지털 루프 필터 값은 상기 부호 비트와 상기 게인 비트 간의 곱에 대응되는, 서브 샘플링 위상 고정 루프의 동작 방법
15 15
제13항에 있어서,상기 부호 비트를 출력하는 단계는 샘플 앤 홀드부가 상기 출력 클럭을 입력받아 제1 차동 입력 전압을 샘플링하는 단계;신호 샘플링부가 상기 기준 클럭에 따라, 상기 제1 차동 입력 전압으로부터 래치 입력 신호를 샘플링하는 단계; 및SR 래치부가 상기 래치 입력 신호에 기초하여, 상기 부호 비트를 출력하는 단계를 포함하는, 서브 샘플링 위상 고정 루프의 동작 방법
16 16
제13항에 있어서,상기 게인 비트를 출력하는 단계는 문턱 시간 제어부가 상기 기준 클럭에 따라, 상기 문턱 시간을 설정하기 위한 제2 차동 입력 전압을 출력하는 단계;신호 설정부가 상기 제1 및 제2 차동 입력 전압과 상기 기준 클럭에 기초하여, 상기 문턱 시간과 상기 펄스 폭을 출력하는 단계; 및시간 비교부가 상기 문턱 시간과 상기 펄스 폭을 비교하고, 상기 비교 결과에 기초하여 상기 게인 비트를 출력하는 단계를 포함하는, 서브 샘플링 위상 고정 루프의 동작 방법
17 17
제16항에 있어서, 상기 제2 차동 입력 전압을 출력하는 단계는, 제1 디지털 카운터가 상기 게인 비트의 비트수를 카운팅하는 단계;제2 디지털 카운터가 기준 클럭의 사이클 수를 카운팅하는 단계;디지털 로직이 상기 제1 및 제2 디지털 카운터를 통해 출력되는 한쌍의 카운팅 값에 기초하여, 상기 제2 차동 입력 전압을 생성하기 위한 디지털 로직 값을 출력하는 단계; 및컨버터가 상기 디지털 로직 값을 상기 제2 차동 입력 전압으로 컨버팅하는 단계를 포함하는, 서브 샘플링 위상 고정 루프의 동작 방법
18 18
제13항에 있어서, 주파수 고정 루프가 상기 출력 클럭과 상기 기준 클럭에 기초하여, 상기 출력 클럭의 주파수를 고정시키기 위한 FLL 로직 값을 상기 디지털 제어 발진기로 출력하는 단계를 더 포함하는, 서브 샘플링 위상 고정 루프의 동작 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 과학기술정보통신부 한국전자통신연구원 혁신성장연계지능형반도체선도기술개발 LPDDR5 기반 인공지능 반도체용 고대역폭 메모리 인터페이스 기술 개발