| 1 |
1
드레인 전극;상기 드레인 전극 상에 위치하는 제1 도전형 기판;상기 제1 도전형 기판 상에 위치하는 드리프트층;상기 드리프트층에 형성된 트렌치에 서로 이격되어 마주 위치하는 두 개의 게이트 구조물;상기 게이트 구조물들 사이에 개재된 컨택 영역;상기 드리프트층 상에 위치하고, 상기 게이트 구조물의 측부에 접하는 제1 베이스 영역 및 상기 제1 베이스 영역 상에 위치하는 제1 소스 영역을 포함하는 수직 채널부;상기 수직 채널부의 외측에 위치하는 제1 차폐 영역;상기 트렌치 하부에 위치하는 제2 차폐 영역;상기 제2 차폐 영역에 형성되고, 상기 두 개의 게이트 구조물과 각각 접하는 제2 베이스 영역들 및 상기 컨택 영역과 접하는 제2 소스 영역들을 포함하는 수평 채널부; 및상기 제1 소스 영역, 제2 소스 영역 및 컨택 영역과 전기적으로 접속하는 소스 전극을 포함하는 실리콘카바이드 트랜지스터
|
| 2 |
2
제1항에 있어서,상기 게이트 구조물들은 게이트 전극 및 게이트 절연막을 포함하고,상기 게이트 전극과 상기 컨택 영역 사이에 개재된 게이트 절연막의 두께가 상기 게이트 전극과 상기 수직 채널부 및 상기 수평 채널부 사이에 개재된 게이트 절연막의 두께보다 두꺼운 것을 특징으로 하는 실리콘카바이드 트랜지스터
|
| 3 |
3
제1항에 있어서,상기 컨택 영역은 폴리 실리콘인 것을 특징으로 하는 실리콘카바이드 트랜지스터
|
| 4 |
4
제1항에 있어서,상기 제1 베이스 영역들은 상기 제2 베이스 영역들보다 높은 도핑 농도를 갖는 것을 특징으로 하는 실리콘카바이드 트랜지스터
|
| 5 |
5
제1항에 있어서,상기 드리프트층은 상기 게이트 구조물 및 상기 제2 차폐 영역과 접하는 영역에 전류 확산 영역을 더 포함하는 것을 특징으로 하는 실리콘카바이드 트랜지스터
|
| 6 |
6
제1 도전형 기판 상에 드리프트층을 형성하는 제1 단계;상기 드리프트층에 전류 확산 영역을 형성하는 제2 단계;상기 드리프트층 상부에 제2 도전형을 갖는 제1 베이스 영역 및 상기 제1 베이스 영역 상에 형성되는 제1 소스 영역을 형성하는 제3 단계;상기 제1 소스 영역 및 제1 베이스 영역을 관통하여 상기 드리프트층에 트렌치를 형성하는 제4 단계;상기 트렌치의 하부에 제2 차폐 영역 및 제2 베이스 영역을 형성하는 제5 단계;상기 제2 베이스 영역의 일부를 도핑하여 제2 소스 영역을 형성하는 제6 단계;상기 제1 소스 영역 및 상기 제1 베이스 영역의 외측을 도핑하여 제1 차폐 영역을 형성하고, 상기 제2 소스 영역의 일부를 도핑하여 상기 제2 차폐 영역을 확장하는 제7 단계;상기 트렌치 및 상기 제1 소스 영역 상에 제1 절연막과 제1 도전층을 순차적으로 적층하는 제8 단계;상기 제1 도전층의 일부를 식각하고, 제2 절연막을 적층하는 제9 단계;상기 제1 절연막 및 상기 제2 절연막을 식각하여 서로 이격된 두 개의 게이트 구조물을 형성하고, 상기 게이트 구조물 상에 제2 도전층을 적층하여 컨택 영역을 형성하는 제10 단계;상기 제1 도전형 기판과 전기적으로 접속하는 드레인 전극과, 상기 제1 소스 영역, 제2 소스 영역 및 상기 컨택 영역과 전기적으로 접속하는 소스 전극을 형성하는 제11 단계를 포함하는 실리콘카바이드 트랜지스터의 제조방법
|
| 7 |
7
제6항에 있어서,상기 제1 베이스 영역은 상기 제2 베이스 영역보다 높은 도핑 농도를 갖는 것을 특징으로 하는 실리콘카바이드 트랜지스터의 제조방법
|
| 8 |
8
제6항에 있어서,상기 제2 절연막은 상기 제1 절연막보다 두꺼운 것을 특징으로 하는 실리콘카바이드 트랜지스터의 제조방법
|
| 9 |
9
제6항에 있어서,상기 제2 도전층은 폴리 실리콘인 것을 특징으로 하는 실리콘카바이드 트랜지스터의 제조방법
|
